Специалист_МХ_ПЛМ *LAST*: обсуждение схемы.

[fifan]

-5В можно получить c ATX от минус -12 через линейный стабилизатор в мощном smd корпусе, припаяв его к фольге, думаю есть такие чтобы на корпусе была земля, а на входе -12В и выходе -5В, но сам не искал такие.

Есть такие.

Думаю желательно оставить ВМ80 чтобы подчернуть уникальность платы, конечно если не сложно его согласовать по уровням с FPGA 3.3В

Нужно подумать. У самого 5 штук заволялось. Преобразовать с 5 на 3,3В можно простым резистором на 300 Ом, обратно не нужно - уровень должен ТТЛ схемой подхватиться.

программное переключение - КР580ВМ80А (DIP40) / Z80 (TQFP) / FPGA быстрый ВМ80А / FPGA быстрый Z80.

Ну это конечно перебор. Ewgeny7 в u10 ставил скорость в 4 раза больше - невозможно в игры играть, решили оставить х1 и х2. Нужно что-то одно поставить либо DIP40 либо эмуляция в FPGA.

[Advertiser]

[fifan]

железные переключаемые программно КР580 и Z80. Но вот Z80 ввиду маленьких размеров ITX, всё же лучше в корпусе TQFP.

Железно - переключаемые... Надо обдумать. В miniITX думаю всё войдёт.

[fifan]

fifan, что там за проблема? Вроде можно не использовать все функции таймера.

Здесь есть исходники и прошивка для u10.

[fifan]

Непонятно, почему используются несколько мастер-клоков? Когда можно сделать привязку к одному?

А потому что с одним не работает. Когда у Ewgeny7 был u10 он то мне и посоветовал так поступать. Вопрос не в этом. А почему как нужно не работает исходник ВИ53 с Вектора?

Вчера взял за основу эти исходники и начал писать новый проект под обсуждаемый здесь комп. Нашёл одну ошибку - двойное присвоение
ma <= ram; -- вывод шины адреса ОЗУ
Оставил одно.
И ещё вроде нет одного условия исходя из этой схемы, т.е. сигнала на 0-й бит порта А ВВ55 (к порту принтера для определения окончания сигнала таймера). Может это где-то программно анализируется.

В новом проекте пока не вводил сигналы с внешнего процессора, оставил внутренний 8080. Количество ячеек после компиляции: 1888, т.е. 18%.
1. Почти вся память ПЛИС используется для начального запуска тестов, системы и др. (нижняя таблица). Память ПЛИС останется занятой только стандартными тестами. Т.к. число свободных страниц в срамины будет 6, то столько и систем можно будет загружать: Standart, SP580, RAMFOS, NC, различные ПЗУ клонов и т.д.
2. Убрал управление адресом A19/nCE - на плате u10 vlad мне поставил бутербродом две срамины по 512 кБайт. В новом компе будут также две срамины, но с раздельным управлением.
3. Убрал эмулятор SPI от HardWareMan'а - будет применяться внешняя система загрузки файлов с SD/MMC карты от vinxru на Atmega8, завязка на порт ВВ55 с подключением кому нужно Flash-диска.
4. Так же как и на реплике на u10, будет использоваться отлаженный при помощи Ewgeny7 адаптер PS/2 клавы с функциями Standart/MX, Turbo, Test On/Off и переключением раскладки.