Combodevice

[electroscat]

Да, схема формирования RAS на 06Ц01 и 06Ц02 прямо таки совсем разная, и еще, интересно, что в 06Ц01 RAS на микросхемах ОЗУ внутри тот же что и на "ВУ" а в 06Ц02 это разные сигналы ?!? (сигнал приходящий на "ВУ" в шлейфе '51', и он имеет источник, а сигнал RAS на микросхемах ОЗУ пронумерован как '71', но я больше его нигде не нашел, по всему шлейфу '71' ни от куда не приходит. Может 51 и 71 это одно и то же, такая опечатка, а может как то еще). Есть идея, что на 06Ц01 RAS приходит гораздо попозже, сказывается задержка РЕ3 и BA86 после счетчика, тогда как на 06Ц02 от счетчика до "ВУ" только триггер и два лог. элемента. По идее задержка должна быть меньше. И можно попробовать для начала ее увеличить подсунув пару инверторов 155, 555 и 1533 серий. Ну а вдруг выстрелит ))))

И если у кого нибудь есть адекватная схема 06Ц02, закиньте пожалуйста.

- - - Добавлено - - -

Не пойму, чем разработчиков 155РЕ3 не устравала, зачем было лепить туда кучу триггеров, на формирование RAS и других сигналов... Там с десяток корпусов можно выкинуть, поставив 155РЕ3 с определенной прошивкой, как в 06Ц01... Зачем этот регресс...

[ivagor]

Есть идея, что на 06Ц01 RAS приходит гораздо попозже, сказывается задержка РЕ3 и BA86 после счетчика, тогда как на 06Ц02 от счетчика до "ВУ" только триггер и два лог. элемента.

Смотря относительно чего, клока проца, к сожалению, на картинке из scan_vu нет. За scan_vu большое спасибо KT_Sergу, там можно многое увидеть:
1. У .02 меньше время удержания половинки адреса на ША относительно RAS
2. У .02 меньше время между RAS и CAS
3. У .02 меньше активное время цикла (от начала RAS до конца CAS)
4. У .02 ЗПЗУ приходит несколько позже относительно CAS

[ivagor]

клока проца, к сожалению, на картинке из scan_vu нет

Понимаю, что клока проца нет на картинке, т.к. его нет на ВУ. Но можно оценить запаздывание относительно СОСТ - в 06Ц.02 промежуток от СОСТ до начала RAS немного больше, чем у 06Ц.

[electroscat]

Если исходить из scan_vu - по большому счету прям критичное отличие в опережении CAS у 06Ц02, остальное все ну более менее похоже. Но CAS не учавствует в жизни квазидиска... Как этот сигнал может влиять на работу девайса ?

У меня есть ощущение что проблема не в упр. сигналах, а в шинах адреса и данных, относительно управляющих сигналов на этих шинах картина совсем непохожа.

- - - Добавлено - - -

Программа отображает состояние шин в НЕХ-виде под указателем мыши. Видно какое НЕХ-значения были на ШД и ШАП в интересующий момент времени.

А как это на графиках показано, толщиной полоски ? Или толстая полоска это несколько подряд изменений? И начало полоски соответствует изменению данных на шине ?

[KTSerg]

...
А как это на графиках показано, толщиной полоски ? Или толстая полоска это несколько подряд изменений? И начало полоски соответствует изменению данных на шине ?

Вертикальная черта шириной в 1 пиксель означает, что на шине произошло изменение значения.
Соответственно, широкая вертикальная полоса означает фиксацию изменений на каждом такте сканирования.
С чем это связано, я не знаю. Вся шина, все 24 бита записываются в память сканера после прохождения нескольких буферов/регистров.
Если резюмировать, то только на светлом участке графика значение шин данных и адреса имеют стабильное значение. Тёмный участок - переходные процессы.
На графиках, по оси времени - 1 пиксель, это одно сканирование.

[KTSerg]

Я не знаю, когда комбодевайс читает данные с микросхемы памяти и сколько времени выводит эту инфу на шину данных.
Не знаю, на сколько можно верить моим логам шин, надеюсь это реальные данные.
Обратите внимание, что происходит на шине адреса при чтении данных.
У простого Вектора при активности сигнала "ЧТЗУ", сначала заканчивается сигнал "RAS", потом заканчивается "ЧТЗУ", потом заканчивается "CAS" и только в этот момент изменяется состояние шины адреса.
Понятно, что "CAS" не используется, но шина адреса стабильна до окончания сигнала "ЧТЗУ".
И гляньте, что творится на 02-ом:
Сначала заканчивается "RAS", происходит изменение на шине адреса, без фиксации второй части адреса сигналом "CAS" (т.к. он не используется) в этот момент на микросхеме памяти выставляется уже совсем другой адрес, потом заканчивается "ЧТЗУ" - что читает процессор ? ? ?
Только потом заканчивается "CAS" - и снова изменение данных на шине адреса.

Я прихожу к выводу, что ошибки чтения на 02-ом Векторе, могут быть связаны именно с изменениями состояния шины адреса при окончании сигнала "RAS", при ещё активном сигнале "ЧТЗУ".
Предположение.
Нужно зафиксировать читаемое из ОЗУ значение на шине данных "ВУ" ещё ДО окончания "RAS" и удержать это значение как минимум до "спада" следующего сигнала "RAS".

- - - Добавлено - - -

Ну, или поставить ещё один регистр, для фиксации второй части адреса сигналом "CAS"

[ivagor]

поставить ещё один регистр, для фиксации второй части адреса сигналом "CAS"

Мне кажется лучше так, а то при работе с .02
1) не видно сигнала, изменение которого можно использовать для фиксации прочитанных данных до изменения ША;
2) скорее всего такой вариант лучше и для записи.

[Sandro]

ДОЗУ защёлкивает адрес в момент перепада RAS/CAS. Всё остальное время адрес игнорируется.

[KTSerg]

ДОЗУ защёлкивает адрес в момент перепада RAS/CAS. Всё остальное время адрес игнорируется.

Это в штатном КД так, но к нему и претензий нет.
А речь идёт о СОЗУ из мультикарты (видимо и сомбодевайса), на этой ОЗУ адрес не защёлкивается, т.к. у неё нет таких входов. Значит и адрес меняется при изменении на шине. Защелкивается только одна часть адреса регистром по сигналу "RAS", а вторая часть адреса "шумит"...

- - - Добавлено - - -

Да, схема формирования RAS на 06Ц01 и 06Ц02 прямо таки совсем разная, ... а сигнал RAS на микросхемах ОЗУ пронумерован как '71', но я больше его нигде не нашел, по всему шлейфу '71' ни от куда не приходит. ...

Мне кажется, этот вопрос уже поднимался.
На бумажной схеме 02-го, что есть у меня, карандашом есть корректировка.
Источником сигнала "71" является выход 12 микросхемы D56.
На схеме D56 находится левее вывода С10 разъёма XS2 "ПУ".
И мультиком звонится D56.12 - и вывод 4 ОЗУ Вектора.

[Sandro]

Нашёл пять минуток на ознакомиться с документацией на K6T4008C1B. Не должна она сбоить при чтении, в режиме чтения это просто асинхронная память. Изменения адреса влияют на выход с задержной tAA, которая соответствует маркировке микросхемы (не более 70 или 55 нс).

Вот про запись там там чётко указано, что при наступлении условия записи, т.е. активны и CS и WE, адрес должен быть стабилен. Данные фиксируются по прекращению условия записи.

PS: А что это там такое на схеме внутренностей ПЛИС с сигналом RES1? Я понимаю, куда он должен идти, но с рисунком это как-то не согласуется.
PPS: Выход с кварцевого генератора надо бы буферизовать. А то может быть всякое, вплоть до срыва генерации.