Цитата Сообщение от alx32 Посмотреть сообщение
Может тогда исхитриться и пересылать данные командами OUTIR/INIR?
У нас там есть свободные порты для этого?
Нужно 8 портов и все восьмибитные, данные слать прямым потоком туда-обратно. А старший/младший байт переключать триггером, и на всякий случай предусмотреть его сброс, при обращении к портам адреса LBA и команд/статуса. При этом в данной схеме изменится только дешифратор и добавится триггер на ТМ2...
И в плату Ориона придется вносить изменения (сейчас на внешние платы не выводятся IORQ и компания), и вариант получится только для Z80 (а в адресном пространстве можно и при помощи 8080 работать, хотя конечно циклами, а не LDIR). А вообще, я не вижу особого криминала в том, что надо 4 LDIR вместо 1. Это почти без разницы (относительно более тормозных "программных" циклов).
В-общем конечно как вариант, надо подумать. Пока скажи: "сплошные" (LDIR-ами) и чтение и запись реализуемы, или только чтение?