Я не против. Но проект пока тупой перевод в лоб, verilog -> json (структура схемы см. рисунок 1) -> circ (см. рисунок 2).
Результат такого преобразования на рисунке ниже
Проект под Logisim evolution version https://github.com/reds-heig/logisim-evolution (позволяет потом схему заливать в ПЛИС)
Ответить с цитированием