Потактовый клон i8080 на FPGA/CPLD

[HardWareMan]

Z80 в основном построен на "прозрачных защёлках", описываю их так:

always @(*) if (clk)
begin
   ...
end

iverilog (симулятор такой) понимает правильно, Quartus вроде тоже.

Это потому, что латч требует всего 2 транзистора, а D триггер гораздо больше. Вот пример из дендечипа:

Когда левый транзистор закроется на одном из полупериодов /PCLK, заряд, оставшийся на затворе правого транзистора, поддержит его открытым. Естественно, эта схема не статична и требует минимальной тактовой частоты. У многих старых чипов и процессоров есть минимальная разрешенная частота.