Потактовый клон i8080 на FPGA/CPLD

[Vslav]

А как преобразовалась схема?

Я не знаю - оно само, внутри моей головы
Я просто лежал с ноутбуком на диване, смотрел на схему и выписывал руками уравнения. То есть переводил соединения транзисторов в логику. Много тразисторов просто никак не отобразилось - буферные, pull-up и прочие.

Были ли в ней найдены ошибки, если да то какие?

Пока в схеме ошибок не найдено, найдено несколько ошибок перевода схемы в Verilog. Сейчас вот pre-экзорцист гоняю - почему-то не ставятся флаги, разбираюсь, но не думаю что это ошибка схемы, вероятнее ошибка переноса в текст.

Я понимаю, что не сложно перерисовать нагрузочные транзисторы в сопротивления и потом перевести транзисторную схему в логическую. Было ли это сделано?

Нет смысла перерисовывать - это большая и ненужная работа, можно сразу в текст переводить, это проще и намного быстрее.

Если есть более свежий вариант схемы, где его можно взять?

Более "свежий" вариант есть, но изменения косметические, сама логика связей не менялась, поэтому пока промежуточный вариант и не выкладываю, файл большой, тут на форуме не выложить - надо искать сторонний хост или Woland-а просить.

Update: выполняет LXI, MVI, CPI, JZ, JNZ, JMP, доходит до первой инструкции CALL и улетает далеко, фактически происходит переход по указателю стека. Глючит автомат состояний и тут уже, кажется, ошибка восстановления топологии. В приложении - текущий проект.

Update2: ага, нашел пропущенный транзистор. М-а-а-а-ленький затвор в виде короткого ответвления от цепи F1, прикрытый сверху параллельным металлическим проводником.