Потактовый клон i8080 на FPGA/CPLD

[Vslav]

Нужно было пропустить обе тактовые F1/F2 через триггеры, чтобы обеспечить их стабильность и синхронизацию к CLK 50MHz!

Так я вроде честно об этом заранее рассказал, что без этой синхры стабильно работать не будет

Я сделал топором:

Круто и решительно .

А по хорошему это надо сделать внутри корки.

Да, наверное. Только, думаю, не в vm80a_core, а в обертке vm80a. В проектах на FPGA тактовые CLK F1 и F2 обычно являются производными от одного клока и синхронизация не нужна. Найду проблему почему у меня модель перестала работать на "честном" тактировании и добавлю синхронизацию в обертку.