Потактовый клон i8080 на FPGA/CPLD

[red.err404]

Я не против. Но проект пока тупой перевод в лоб, verilog -> json (структура схемы см. рисунок 1) -> circ (см. рисунок 2).

Результат такого преобразования на рисунке ниже

Проект под Logisim evolution version https://github.com/reds-heig/logisim-evolution (позволяет потом схему заливать в ПЛИС)

[Advertiser]

[Vslav]

Проект под Logisim evolution version https://github.com/reds-heig/logisim-evolution (позволяет потом схему заливать в ПЛИС)

Скачал там уже собранный jar, запустил, при открытии проекта пишет что все равно нет встроенной TTL библиотеки, при попытке открыть страничку main - выпадает окно что симулятор закрашился

[red.err404]

Если такое сообщение,

То меню -> моделировать -> сбросить моделирование -> включить моделирование -> такты включены

[Vslav]

Нет, сначала диалоговое окно дважды выпадает -
"K580VM80A: Встроенная библиотека TTL не доступна в этой версии."
Потом открывается пустое поле, но слева есть список в котором есть K580VM80A, выбираешь main - открывается новое окно с какими-то элементами, но такой картинки с системой на ВМ80 нет, потом все тупо висит или выпадает сообщение о краше симулятора. Версия 2.14.6, кстати, у них там предсобранная лежит. Качать исходники и собирать 2.15 не буду - с Явой никогда не работал, времени жалко.

Update: таки склонировал репку логисима, обновил JRE, попытался запустить или собрать - gradle падает с исключением - не находит tools.jar. Надо еще JDK ставить. Ну не судьба значит.

Update2: нашел в закладке releases 2.15, на библиотеку уже не ругается, но все равно крашится - "Logisim has crashed. Save your work and restart simulator". Нет, это точно не судьба.