Потактовый клон i8080 на FPGA/CPLD

[Vslav]

Схема предзаряда находится на шине данных между регистром инструкции и основными регистрами. Каждый разряд шины через два последовательно соединённых транзистора подключается к +5.

Увы, не подключается. На этом фрагменте сигналы шины данных подключены к затворам, то есть они управляющие и это не может быть схемой "подзаряда".

Что такое "сумматор адреса"?

Схема формирования адреса - блок 16 разрядного сумматора плюс 16 разрядный же мультплексор. Кажется там и PC где-то рядом.

[Advertiser]

[Bolt]

Ну не 16-разрядный сумматор, это как-то совсем круто для такого процессора, а 16-разрядный инкремент/декремент.

Увы, не подключается. На этом фрагменте сигналы шины данных подключены к затворам, то есть они управляющие и это не может быть схемой "подзаряда".

Как это к затворам? Снизу идёт +5, через via уходит на полисиликон (голубой), через 16 транзисторов (по 2 на разряд), потом через via в металлизацию, на шину. Затворы транзисторов (фиолетовый) соединяются (8 первых и 8 вторых), одни затворы на тактовый F1, вторые не рассмотрел куда.

[Vslav]

Ну не 16-разрядный сумматор, это как-то совсем круто для такого процессора, а 16-разрядный инкремент/декремент.

Может быть и так, возможно только инкремент, увидим

Как это к затворам? Снизу идёт +5, через via уходит на полисиликон

Ага, чего-от меня переклинило. Действительно подключаются к +5, спасибо за подсказку. Тогда веселее, непоняткой меньше.