Да ничего секретного нет, кроме косяковОшибки точно есть, но где именно - пока не найдено. Ну если есть интерес - то в приложении промежуточный Verilog. Файлик маленький, в отличие от схемы.
Схема претерпела небольшие изменения - кое-где переименовались цепи (значки инверсии появились/исчезли), перенумерованы транзисторы (по ЕСКД - теперь легче искать по номеру), кое-где для наглядности подвигал элементы, но собственно цепи не менялись, поэтому пока возиться с выкладыванием большого промежуточного файла схемы не буду.
Update: а execiser на реальном i8080 долго выполняется оказывается - часами. Моделировать его целиком будет сложно, придется на отладочном ките в реальной FPGA системку замутить, наверное.
.
Ответить с цитированием