С этого места поподробнее, я записываю
В моей реализации Ориона, например, сигнал DSYN формируется как "cpu_rd or cpu_wr", а в оригинальной реализации - задержанный на 1 такт F2 сигнал SYNC от процессора.
Глядя на сигналы и комментарии к ним, понимаю, что надо плясать от wb_tgc_o и wb_we_o, но что там ещё надо намешать - хз даже =/
- - - Добавлено - - -
А при реверсе сперва как раз на транзисторы и разбирается в любом случае
Потом уже по схеме восстанавливается логика.






"Байт-48"
Ответить с цитированием