А надо ли это всё вырисовывать? Может потом? А пока 8 проводов ШД и 10 проводов управления, остальное - "чёрный ящик".
---------- Post added at 00:29 ---------- Previous post was at 00:23 ----------
То есть оно как бы к другому блоку относится? Но у регистров и правда на чтение только нижний транзистор. Хотя может и этот же precharge использоваться...Сообщение от HardWareMan
С любовью к вам, Yandex.Direct
Размещение рекламы на форуме способствует его дальнейшему развитию
Да, надо подумать как это сблокировать. Создать отдельный триггер как встроенный компонент, или, наконец, пришло время разобраться с поддержкой иерархии в PCAD. Ну а так "в лоб" я уже примерно треть блока регистров нарисовал. Дальше будет схема 16-битного инкремента-декремента и от нее и от блока регистров потянется уже управление к декодеру инструкций.
Блок регистров, мултиплексор, буфер адреса, схема инкремента-декремента 16-битного значения. Реализация инкремента-декремента с частичным параллельным переносом, максимальная цепочка последжовательного переноса - 5 стадий. Любопытно что то что инкрементится/декрементится будет попутно попадать на выходы A15-A0. Посмотрим как INX/DCX сделаны, думаю что не на этой схеме, потому что нет выхода на флаги.
Я думаю, что I/D сделан по подобию реверсивного 16ти битного счетчика. Схема простая и обкатанная.
Там не совсем счетчик, триггеров нет. Есть просто комбинационная схема +1/-1, и отдельный регистр. Полностью на параллельный перенос не пошли - транзисторы решили сэкономить, а на самом экономном полностью последовательном переносе. видимо. скорости не хватало. В итоге сделали компромисc - три стадии последовательного переноса, между ними параллельный. Гибрид, в-общем.
Вчера, кажется нарыл, СФМЦ. Забавно, там самих триггеров нет, все на емкостях затворов построено. То есть, по F1 заряжаем затвор тразистора, его выход управляет через ключ включаемый по F2 затвором другого транзистора. Такой себе флип-флоп, всего 4 транзистора на стадию. А на традиционной схеме понадобилось бы 12 или даже более, учитывая входную функцию. Вот так сурово раньше транзисторные бюджеты экономили.
Последний раз редактировалось Vslav; 04.06.2014 в 13:24.
Разобрал декодер инструкций. Ковыряю СФМЦ и СФМТ - достаточно запутанные логически, надо будет помоделировать. Осталось всего разобрать 1871 транзистор. Порядка 3 тысяч разобрано, но они в упорядоченных структурах, поэтому остаток будет разбираться медленее. Есть ошибки переноса топологии, то транзистор забыл врисовать, то затвор не рассмотрелся под металлом, то просто проводник мелкий не провел, но большая часть таких ошибок на этапе перерисовки схемы вылазит, остаток выявит моделирование.
Что такое СФМЦ и СФМТ?
По картинке в этом топике - Схема Формирования Машинных Циклов и Схема Формирования Машинных Тактов
А сколько всего существует разновидностей этого процессора? ВМ80 и ИК80 отличаются только маркировкой, старый/новый стандарт?
Были как минимум 2 снимка кристалла которые не совсем совпадали, если не изменяет память
Эту тему просматривают: 1 (пользователей: 0 , гостей: 1)
Ваши права
Ответить с цитированием
