Потактовый клон i8080 на FPGA/CPLD

[HardWareMan]

На скорую руку был собран вот такой адаптер:

И вот он как работает (точнее, не работает):

Активность есть на всех необходимых сигналах и она вроде как более или менее правильная. Тактовая последовательность четкая. В отличии от всех журнальных 8мибиток, которые предоставляют данные во втором такте после сигнала SYNC (когда F2=0), МХ2 предполагает, что процессор защелкивает данные по перепаду F2 0=>1. Загодя до этого данные на шину поступают: реальный процессор работает на ура. Отсюда быстрый вопрос для Vslav: в какой момент времени защелкивает данные модель?
Самому разбираться хоть и надо но это долго.

Нашел такое место:

	if (dbin_pin) di <= pin_din;
	if (f2) dbin_pin <= t1124 & (m1f1 | ~sy_hlta);

Поменял на:

	if (dbin_pin | !f2) di <= pin_din;

Большую часть экрана стал закидывать мусором. Может я и не правильно что-то делаю, конечно.