Потактовый клон i8080 на FPGA/CPLD

[HardWareMan]

Только, думаю, не в vm80a_core, а в обертке vm80a. В проектах на FPGA тактовые CLK F1 и F2 обычно являются производными от одного клока и синхронизация не нужна. Найду проблему почему у меня модель перестала работать на "честном" тактировании и добавлю синхронизацию в обертку.

Можно и так. А можно их формировать внутри обертки. И тогда входная тактовая будет одна. Получится как-бы ГФ24 онбоард. Причем, так же как и ГФ24, сигналы READY/HOLD (и я бы еще RESET) надо так же пропустить через триггеры:

Это будет полезно для встраиваемых проектов. Можно будет еще и в обертке нацепить ВКшку - ну, собственно, я об этом изначально и говорил. Жалко, что Спец и Орион не прокатят из одной тактовой - там нужна строгая синхронизация. Но если их делать на CPLD/FPGA, то проблем нет.