wr сигнал не регулярный, лучше смотри относительно m1
---------- Post added at 15:34 ---------- Previous post was at 15:33 ----------
На каких именно. По битам?Сообщение от vfiuchcikicshuusrch
wr сигнал не регулярный, лучше смотри относительно m1
---------- Post added at 15:34 ---------- Previous post was at 15:33 ----------
На каких именно. По битам?
щя скажу)
CAS, RAS и W есть на всех микросхемах?
Относительно M1, W выгядит четко два импульса одинаковой длины?
Относительно M1, во время активности W данные какие?
1) есть на всех микросхемах
2) да четко 2 импульса.
3)
биты с такими сигналами входа данных, как выше на картинке
D7 D6 D1
все эти сигналы идут к цпу через КР580ВА86 микруху.
---------- Post added at 15:00 ---------- Previous post was at 14:58 ----------
это относительно м1 плохие импульсы данных на д7 д6 и д1
Это не плохие сигналы. Там где хорошие у тебя биты 0 и 1. А там где плохие 0 и 0. Потом шина отпускается и она медленно подтягивается к 5в.
---------- Post added at 16:06 ---------- Previous post was at 16:05 ----------
Должно быть 4 "хороших" данных и четыре "плохих". 00000000 00111001
Данные важны только в момент W в остальное время не имеет значения.
есть ещё вот такая РУ5 из тех четырех что должна быть с 0 0
бит D1 это норм ?
если норм то, тогда запись в память тоже нормально происходит ?!
С любовью к вам, Yandex.Direct
Размещение рекламы на форуме способствует его дальнейшему развитию
Думаю нормально. Кстати, она той же серии/завода что и все остальные?
По крайней мере все условия для правильной записи есть. Теперь надо тестировать чтение того что мы записали в память.
---------- Post added at 16:19 ---------- Previous post was at 16:14 ----------
Есть сигнал счетчика H0. Когда он внизу мы адресуем четные байты видеопамяти, а когда вверху нечетные. То есть ширина полупериода - один атрибут на экране. Теперь, каждый полупериод мы должны считать два байта памяти, атрибут и пиксели. Но кроме этого обычно есть еще два обращения к памяти - Z80 читает/пишет память. Таким образом у нас на каждый полупериод H0 должно быть 4 обращения к памяти (2 чтения видеоконтроллера и 2 чтения или записи Z80). Либо 1 и 3, либо 2 и 4 будут чтением видеоконтроллера. На выходе данных должны быть биты для одного полупериода 0 и 0 (пиксели и атрибуты), а для второго полупериода H0 - #39 и #39. Вообщем нужно синхронизироваться по H0 и смотреть данные.
Последний раз редактировалось Lion17; 01.07.2014 в 16:29.
все РУ5 одинаковые.
сейчас буду смотреть что там с чтением))
чем дальше тем сложнее прям)))
Последний раз редактировалось vfiuchcikicshuusrch; 01.07.2014 в 16:31.
Можно чуть схитрить. Синхронизироваться по CAS. Когда CAS падает в ноль происходит чтение. На выходе, для тех микросхем где 0 и 0, должно быть чтение только нулей. А там где 0 и 1 будет нестабильный выход.
вот что наблюдаю на D7 относительно Н0
Эту тему просматривают: 1 (пользователей: 0 , гостей: 1)
Ваши права
Ответить с цитированием
