PDP-11/83, Электроника МС0511 (УК-НЦ), DECserver 90M
Q-Bus: H9278-A, DLV11-J, DZQ11, DHV11, DELQA-M, LPV11, CQD-420/TM, DRV11
PMI: KDJ11-BF, MSV11-JE
VT220, CM7209
С любовью к вам, Yandex.Direct
Размещение рекламы на форуме способствует его дальнейшему развитию
Надо просто посадить микроконтроллер с USB-интерфейсом на линии Q-Bus и эмулировать все дековские контроллеры + псевдоконтроллер HD. Скорость обмена по USB вполне позволяет вообще не держать в контроллере образ носителя ( хотя никто не запрещает и прикрутить флеш на 32 гига ), а поддержка формата регистров и алгоритмов работы всех имеющихся в природе контроллеров - работать через родные драйверы в любой операционке.
PDP-11/83, Электроника МС0511 (УК-НЦ), DECserver 90M
Q-Bus: H9278-A, DLV11-J, DZQ11, DHV11, DELQA-M, LPV11, CQD-420/TM, DRV11
PMI: KDJ11-BF, MSV11-JE
VT220, CM7209
Думаю, довольно скоро ( если уже не ) микроконтроллеры за 10 баксов смогут напрямую обслуживать транзакции Q-Bus на максимальной скорости шины, программно обрабатывая состояния всех линий, принимая адреса и выдавая прерывания и данные. В такой ситуации всё остальное - это просто программа микроконтроллера, которая эмулирует поведение на шине любого мыслимого контроллера.
Главное, что при таком подходе не надо писать драйверы и можно запускать любую операционку - хоть DOS-11 с диска RK, хоть UNIX V1 с диска RF.
Я сейчас обдумываю переходник от корзинки ДВК в 40-контактный разъем отладочных FPGA-плат. То есть - небольшая полуплата с ножом РППП-72, на ней 531-ые буфера, отключаемые перемычками терминаторы 330/680 (чтобы и МС1201.x можно было прикидываться), потом согласователи уровней 5В<->3В и 40-контактный разъем для подключения FPGA-плат от Террасика. Можно будет на FPGA реализовать любой контроллер и любую конфигурацию ДВК в сопряжении с "натуральными" контроллеами в единой "натуральной" корзине.
На одноядерном процессоре нереально, уже ясно по результатам разработки РЕ-мулятора. Все процессорное время 120-мегагерцового Cortex-а уходило на обработку диаграмм Qbus, никаких прерываний или даже обращений к медленному флешу. А обработка USB требует достаточно много процессорных ресурсов.
При отработке Qbus основная проблема это не упустить адрес при ниспадающем Sync, можно защелку какую поставить, но это уже "не то".
Сейчас появились недорогие двухядерники с Cortex-M3/4 и мелким Cortex-M0 на борту, можно вариант обдумать. Но на FPGA интереснее и возможностей сильно побольше.
На FPGA можно сделать конвертер Q-Bus <-> пакетный протокол, а на микроконтроллере роутить этот протокол куда угодно ( в USB, WiFi, Ethernet и т.п. ). В итоге получится этакий "пакетный адаптер Q-Bus", а если два таких адаптера соединить друг с другом - то получится "удлиннитель Q-Bus", работающий через USB, WiFi или Ethernet.
Эту тему просматривают: 1 (пользователей: 0 , гостей: 1)