Да. Там интересный гибрид PLM и ROM. Две стадии - первая PLM, у нее 62 входа, из них 16x2 - прямые и инвертированные данные с D[0-15] - с регистра инструкций и сервисных статусов, можно подать снаружи, оставшиеся 30 - под выяснением пока, но с некоторыми танцами можно задать снаружи тоже (предполагается подача инструкции jmp, чтобы установить нужный адрес). PLM конвертирует эти 62 входа в 138 выходов - каждый из которых является выборкой строки ROM. Всего 138 строк по 100 бит каждая - это вторая стадия, ROM. Потом 100 выбранных бит мультиплексируются 4x1 в 25 выходных бит, их которых 16 - код микроинструкции, он выдается на выводы ~M[0-15], то есть виден сразу. А оставшиеся 9 бит - это Next Address, они в норме не читаются, но есть специальный тестовый режим, когда их можно тоже выдать на ~M[0-15]. Таким образом - имеем черный ящик - PLM+ROM, можно задавать входы и вычитывать полный выход. Проблема что диапазон перебора входа пока большой - 2^(30+16) - 2^46 бит. Изучаем как оно подается, потому что оставшиеся 30 все сразу тоже не подаются, там комбинации, не простая инверсия. Похоже, PLM многорежимная, зависит от типа цикла.Сообщение от Hunta
Ответить с цитированием
