Да, он будет ждать фронта деактивации ACLO. По фронту деактивации ACLO - стартанет. При этом, в процессе ожидания детектор фронта активации ACLO также работает, если таковое событие зафиксируется, то после старта процессора будет выставлен запрос на TRAP24.Сообщение от Patron
Структурно оно выглядит так - есть два независимых детектора фронтов активации и деактивации ACLO, их выходы поступают на матрицу шифратора контроллера прерываний. У детекторов есть внутри триггер, для детектора активации устанавливается по ACLO=OFF, для детектора деактивации - по ACLO=ON, оба триггера сбрасываются по общему сбросу ядра, а также при подтверждении обработки события матрицей прерываний. Выход детектора AND-ится с внутренним триггером. То есть - запрос по активации ACLO будет высоким если ACLO=ON И триггер был ранее установлен по ACLO=OFF. При активации ACLO будет генерироваться прерывание, при деактивации ACLO специальное событие СТАРТ. Прерывание подтверждается (триггер внутри детектора сбрасывается) переходом на обработку, СТАРТ подтверждается выходом из ОЖИДАНИЯ.
DCLO=ON сбрасывает все - детекторы, контроллер прерываний, ядро, пока DCLO=ON все блоки находятся перманентно в состоянии сброса. Когда происходит деактивация DCLO->OFF контроллер прерываний переходит в специальное состояние - ОЖИДАНИЕ старта, при этом основной микропрограммный автомат опрашивает контроллер прерываний с интервалом 3 CLC и также ожидает, пока контроллер прерываний не выйдет из состояния ОЖИДАНИЕ. Дальше тут два возможных варианта - назад в СБРОС по DCLO=ON, или переход в рабочее состояние по событию СТАРТ (детектор деактивации ACLO дает запрос).
Возможные состояния и табличка переходов (события условия указаны в скобках)
СБРОС -> СБРОС (DCLO=ON), ОЖИДАНИЕ (DCLO=OFF)
ОЖИДАНИЕ -> СБРОС (DCLO=ON), ОЖИДАНИЕ (нет событий), РАБОТА (деактивация ACLO)
РАБОТА -> СБРОС(DCLO=ON), РАБОТА (нет событий), TRAP24 (активация ACLO)
Для ВМ1 незначительная, порядка 1 CLC, тут важно чтобы детектор деактивации ACLO успел выйти из сброса, остальное менее важно. Я проверял реальный процессор на 4МГц с интервалом примерно 1мкс (4 такта) между снятием DCLO и ACLO - надежно стартовал. Может там еще какие физические ограничения есть, но логических не видно.
Да, и с учетом периода опроса в 3 CLC возможен разброс момента выхода в режим работы относительно деактивации ACLO.
Update: по памяти немного неверно описал работу детекторов, посмотрел схему и исправил пост. Запоминания и отложенной обработки TRAP24 не будет - оба детектора сбрасываются одинм сигналом, возникающим по TRAP24 и по СТАРТ.
Ответить с цитированием
