Неплохо бы посмотреть на констрейны, чтобы соотношение времянок setup/hold не нарушалось. И да, нужно делать все входы/выходы регистровыми (деваться всё равно некуда, асинхронная память <-> синхронная шина красиво не решить), latency, конечно, будет один такт, но зато в констрейны влезть будет проще, а то комбинационная логика на концах трудна для отладки.





Ответить с цитированием
