??? Именно что разная. Ядра процессоров разных поколений тратят разное количество тактов на инструкцию регистр-регистр. Правда там еще скорость внешней шины накладывается, именно она ограничивает скорость. Ядро ВМ1 имеет спецветку микрокода для быстрой обработки регистр-регистр, и ему надо всего 3 микроинструкции*2 такта каждая = 6, но внешняя шина даже в идеальных условиях не успевает поставлять ядру инструкции быстрее, поэтому имеем видимые снаружи 8 тактов. Про ВМ2/3 пока не скажу, но, похоже с учетом конвейера и предекодера они могут выполнять регистр-регистр и за два такта, но внешние шины опять тормозят и не позволяют эффективно использовать ядро.
Приведенные цифры на последовательности команд "mov Rs, Rd", сняты с реальных процессоров, внешняя шина работает без лишних задержек (SSYNC/AR и RPLY выставляются мгновенно), на максимальной скорости.





Ответить с цитированием
Размещение рекламы на форуме способствует его дальнейшему развитию 
