Понимаете, тут такое дело...
Все кто программировал на Си знают же функцию printf(), верно?
Ну вот мои модели процессоров это примерно как разработать полную и быструю библиотечную реализацию printf(), которая прошла полный цикл тестирования и имеет неплохое тестовое покрытие. А теперь предлагается сделать pin-2-pin модуль ВМ1. Ну это примерно как "Слава, а напиши helloworld с этой функцией, пожалуйста". Интересно, да?
OK, давайте посмотрим каким может быть модуль pin-2-pin.
Выбор ПЛИС - скорее всего M10. Не нужна конфигурационная память, есть флеш для кода, самоконфигурация под управлением внутренней программы. Но не 5V-толерантная. Толерантные ACEX 1K не предлагать - я пробовал на нем собрать ВМ1, вышло что нужен 1K50 минимум и 30 МГц всего итоговая частота. Далее, допустим сделали модуль, вставили в БК - получили 10 процентов прирост скорости. И все, приехали - 037 подняться выше нам не позволит. Значит что? Значит на модуле процессора нужна память, а самое компактное - DDR3. Естественно, FPGA и DRAM на шариках с шагом 0.8мм - иначе в габариты корпуса ВМ1 не поместится, не забываем про преобразователи 3V-5V. Также очень хорошо бы иметь слот под micro-SD карту, но это уже совсем-совсем не поместится.
Потом все это дело надо еще программировать, чтобы можно было хоть как-то пользоваться. Используя видеопамять БК и его клавиатуру написать загрузочное меню, с выбором частот, периферии, выбор БК10/11/11М и прочего, возни тут видится много, и это все получится исключительно под БК.
Vslav, лично меня интересует pin2pin для создания ВМ1,2 In-Circuit Emulation для ремонта и отладки реального железа. И для это ненужно повышенных частот процессора и ram.
Вчера удалось скопилировать ваш ВП1-065 под Spartan 3E, теперь надо опредилить выходы fpga и сделать переходник с dip на вп1.
Так это прекрасно, если есть реальное применение. Тут как раз подойдет модуль переходник в плату FPGA, по типу моих модулей под DE0. Миниатюризация же при отладке особо не нужна.
Это какой 065? Тот что в составе SoC под ВМ1? Отреверсенный собственно 065 не очень вменяемый, там только моделька.
Я ориентировался под spartan 3е, потому что есть готовая платал(godil50) с готовым перехником на DIP48 и 5v tolerance и поднее уже есть готовый проект ICE для трех процессоров github.com/hoglet67/AtomBusMon где уже есть отдельное ядро AVR для управления эмулируемым CPU.
Да собирал отреверсенный 065. Тот который идет с ВМ1 вроде для wishbone? Его надо переделать под qbus. Я это делал чисто для тестирования на чем-то простом.
При работе с ПЗУ или СОЗУ возможный рост быстродействия БК11М - с 400 т. рег-рег до не менее, чем 1.2 млн рег-рег - т.е.3-кратный.
При работе с ВП1-037 - там да, дело ограничится 360 т. рег-рег при любом быстродействии проца и стандартных таймингах МПИ.
Но ведь можно сделать и отдельный модуль ВП1-037 без бага сцепления циклов Видеовывода и ЦП - тогда максимальное быстродействие поднимется до минимум 600 т. рег-рег.
Блог : http://collectingrd.kxk.ru/ . В ЛС прошу не писать, все сообщения MMTEMA@MAIL.RU
Vslav, или сразу взять готовый!
github.com/sorgelig/BK0011M_MIST
github.com/MiSTer-devel/BK0011M_MiSTer
![]()
Эту тему просматривают: 1 (пользователей: 0 , гостей: 1)