Оценил основную матрицу микрокода на скорость на реальном FPGA как один из самых медленных компонентов проекта. На самом нескоростном Cyclone III получилось примерно 120МГц, то есть, следует ориентироваться на достижение синтетическим ядром частоты от 100МГц, за это и будем бороться.