Я тут заметил, что логика в vm1_qbus.v не оптимизирована, т.е. в некоторых местах можно вместо ~a | ~b записать ~(a & b) и т.п., а в некоторых выражениях общие члены можно вынести за скобки. Это потому что при моделировании в FPGA такие мелочи несущественны? Или оставлено как есть с целью облегчения поиска ошибок, а оптимизации будут потом?
А ещё вопрос про логику редуцирования.
выражение qbus_tovf <= &qbus_timer[5:2];
можно записать как qbus_tovf <= (qbus_timer[5:2] == 4'b1111);
или есть какая-то принципиальная разница, раз оставлено именно редуцирование?