Цитата Сообщение от Saar Посмотреть сообщение
В Qsync модели меня смущают сигналы DIN, DOUT, RPLY, SYNC - они же должны быть однонаправленными, а в моделе они inout.
Вот, например тут описаны как однонаправленные:
http://www.emuverse.ru/wiki/%D0%9E%D...0%B8_1801-1806
Ну что я могу сказать... В сети достаточно много не совсем достоверной информации по 1801ВМ1. Заводской документации на микросхему в открытом доступе нет, есть более-менее приличная информация в статье в МПСС и в некоторых справочниках типа Шахнова. Процессор ВМ1 имеет внутри недокументированный периферийный блок - таймер и три управляющих регистра. Поэтому внешняя шина является разделяемой - может работать как ведущее так и ведомое устройство МПИ. Некоторый внешний агент (например другой процессор), может выставить DMR, получить шину и читать-писать периферийные регистры процессора. При этом ножки DIN, DOUT и SYNC будут являться входами, а RPLY - выходом. То есть - эти выводы именно inout.

- - - Добавлено - - -

Цитата Сообщение от Patron Посмотреть сообщение
В общем виде ситуация с NOP выглядит так:
Поэтому даже при нулевой задержке установки и снятия RPLY - можно проверить, увеличивают ли команды NOP и SWAB Rx продолжительность выборки кода следующей команды на один такт.
Тестовая последовательность на ВМ1А работает в цикле с адреса 001612: []
Задержки связаны с тем как процессор запускает выборку следующей команды, иногда это происходит в середине исполнения текущей команды, иногда только после опроса прерываний, надо анализировать микрокод, пока ясная закономерность не выявлена.