Цифровая археология: 1801 и все-все-все

[Vslav]

Вопрос немного в другом - почему на приведённой осциллограмме снятие SYNC после снятия RPLY происходит в зомби-цикле на один такт позже, чем во всех остальных циклах чтения на той же самой осциллограмме.

Да, интересно.
На модели Async не подтверждается, пробовал разные режимы снятия/установки RPLY.
На реальном процессоре 1801ВМ1А тоже не подтверждается:
RPLY синхронизирован по спаду CLC []
RPLY синхронизирован по фронту CLC []

Диаграмма снималась на БК-0010, вспомнилось что там схема RPLY не на ТМ2 сделана, там 155ИР1 стоит на синхронизацию RPLY, надо достать ту плату и восстановить реальную схему.
Посмотрел уравнения:

always @(*)
begin
   if (~slk)
      sync_out <= qbus_win_h;

   if (slk)
      qbus_win_h <= qbus_win;
end

always @(*)
begin
   if (oe_clr)
      qbus_win <= 1'b0;
   else
      if (dmr_req_l & qbus_gnt_l)
         qbus_win <= 1'b1;
end

assign oe_clr = mj_res | (~rply_ack[0] & rply_ack[2] & ~qbus_flag);
assign qbus_done  = (din_done & ~plrt[7]) | dout_done | mj_res;
assign din_done  = din_out_l & rply_ack[3];

always @(*)
begin
   if (qbus_done)
      qbus_flag <= 1'b0;
   else
      if (sync_fedge)
         qbus_flag <= 1'b1;
end

always @(*)
begin
   if (~slk) rply_ack[0] <= (pin_rply_in & pin_bsy);
   if ( slk) rply_ack[1] <= rply_ack[0];
   if (~slk) rply_ack[2] <= rply_ack[1];
   if ( slk) rply_ack[3] <= rply_ack[2];
end

Получается такое - DIN снимается по второму RPLY на фронте CLC, что наблюдается на диаграмме. Значит был активен din_done и qbus_done, qbus_flag очистился. oe_clr не активируется. А потом оно ждет снятия RPLY (комбинации ~rply_ack[0] & rply_ack[2]), тут видимо снятие RPLY на процессор не успело поступить через схему синхронизации, другого варианта для такой диаграммы я не вижу.

Упдата: RPLY на диаграмме формировался РЕ-мулятором (уже и не вспомнить с какой версией циклограмм), точный момент плавает на 10-30нс, так что вариабельность вполне возможна.

[Advertiser]

[Patron]

Диаграмма снималась на БК-0010

До меня иногда доходили слухи о весьма различном поведении отдельных моделей ВМ1, поэтому (возможно) есть смысл найти ту БК-0010 и ещё разок протестировать.

[Titus]

Немножко археологии.

Был на днях в Бауманке, там один знакомый профессор показал мне одноплатную микроЭВМ на базе 1801ВЕ1. Говорит, что редкость большая, ни у кого такой не осталось скорее всего, т.к. даже музей Ангстрема пытался у него ее купить, но он не отдал, потому что у них докУментов нету. Говорит, что в начале 80-х на этой плате они делали распознавание речи.

Сфоткал:

[MiX]

Titus, Вот так, подарок! Я уж не думал вообще ВЕшку увидеть.

[Titus]

Titus, Вот так, подарок! Я уж не думал вообще ВЕшку увидеть.

А я ее даже трогал)))

А еще вот такие микросхемочки там видел:

[CodeMaster]

Сфоткал:

А получше фоток нет, рассмотреть в деталях?

Говорит, что в начале 80-х на этой плате они делали распознавание речи.

Ещё одно подтверждение тому, что это было мегапопулярное направление тех лет.

[Titus]

Нет. Фоткал на телефон.

Не знаю на счет популярности, т.к. они речью занимались профессионально, делали речевое управление.

[MiX]

А я ее даже трогал)))

Эмулятор будет?

потому что у них докУментов нету

Оказывается, и ТУ на ВЕшку где-то (?) есть.

[CodeMaster]

Эмулятор будет?

Прикинь, дилемма: у тебя есть последний рабочий экземпляр ВЕ1, если его декапить, то можно сделать 100% симулятор (и возможно узнать ещё много чего интересного), однако, не на чем будет его отладить и проверить, а если не декапить, то можно создать эмулятор и до бесконечности пытаться (на основе сравнения с рабочим процом) приблизить его поведение к 100% соответствия :-/

[Titus]

Эмулятор будет?

От меня нет, ибо ничего под этот проц нет.

- - - Добавлено - - -

Оказывается, и ТУ на ВЕшку где-то (?) есть.

Стоп! А вроде даже есть дока на ВЕ или на эту плату. Спрошу у профессора.