Это скорее всего локальное понимание. Приоритет же тут как таковой, пожалуй, неуместен: синхронное прерывание немедленно возникает в момент наступления причины независимо от приоритета процессора.Сообщение от Vslav
То есть если процессор принял команду прерывания к выполнению - она немедленно отработает независимо от приоритета, если же в момент когда он ее должен принять (или выполнить - не важно как назвать) есть готовое асинхронное прерывание - то оно отработает (или нет - в зависимости от приоритета) до принятия инструкции.
Есть процессоры у которых прерывание может вклиниться в инструкцию, но это касается инструкций EIS/FPP...
- - - Добавлено - - -
Есть один вариант неоднозначности с T-bit - это тоже синхронное прерывание, но здесь как раз возможны варианты как поведет себя процессор после установки бита T командой RTI. В старых процессорах (где не было команды RTT) наличие готового прерывания приводило к его выполнению. В более поздних в случае RTI с установкой бита T немедленно возникает синхронное прерывание, а по RTT дается возможность отработать асинхронное. Ну и разумеется, никто не мешает сделать свою реализацию когда делается что-то по мотивам
Есть проц или два на которых T-bit можно установить прямой записью в PSW, но как и что там при этом получается - фиг знает
Ответить с цитированием
