Структурировал проект реплики 1801ВМ1, добавил поддержку платы DE1.
На плате DE0 (Циклон EP3C16-C7) частота достигла 111 МГц, на DE1 (EP2C20-C7) 85 МГц.
Сделана библиотечка модулей, совместимых с Wishbone - UART, timer, портируемая, общая для всех поддерживаемых плат.
Сделан системный контроллер клока и сброса (теперь есть имитация включения питания по долгому нажатию сброса, полностью изолированы тактовые домены - было пару триггеров, это кстати, привело к повышению Fmax).
Так и не смог заставить Quartus нормально генерировать память, в итоге получилось две ветки процессора, переключаемые по параметру компиляции, портабельная имеет параметры похуже чем специализированная с компонентом под конкретную FPGA, для Циклонов 2 и 3 эти компоненты уже написаны и протестированы.
Проект красиво оформлен на гитхабе (ссылка на первой странице темы).
Чуть-чуть осталось - добавить платы DE2-115 и AX309 и можно переходить к ВМ2