Цифровая археология: 1801 и все-все-все

[Hunta]

У PDP2011 - не знаю, не мерил, на текущей моей модели (сейчас она тактируется от 50 МГЦ) примерно 8 миллионов простых операций (никаких MUL, DIV, ASH, FPP) в секунду - но это не точно, потому как модель ещё в процессе и сейчас стоят задачи вовсе не вылизать её в плане быстродействия

[Advertiser]

[Vslav]

задачи вовсе не вылизать её в плане быстродействия

Потому что там фан совершенно не от быстродействия

- - - Добавлено - - -

Вот если взять отладочнуб платочку (я видел какие-то), залить в нее модель, дальше-то что делать, что бы увидеть работу какого-нибудь компьютера ? Ведь на платочке только несколько кнопок (кажется), индикаторчик и разъемчики. Что в разъемчики втыкать ?

А в readme.md, например, для модели ВМ1 все написано. И какие ресурсы предоставлены - 16К ОЗУ с начальной инициализацией, системный таймер 50Гц, консолька на 177560/177564 с векторными прерываниями, 7-сегментный 4-разрядный индикатор (где оно есть), кнопки и переключатели для ввода, регистры светодиодов для вывода.

Еще раз - проект предоставляет модели, кирпичики, а не готовый компьютер. Когда (и если) я буду делать на FPGA ДВК, это будет отдельный проект и отдельная тема, сделанный на конкретной плате, из проекта cpu11 я возьму только кирпичики. Вариантов строить проекты на кирпичиках - очень много, это совершенно не относится к проекту cpu11. Это я хочу ДВК, кто-то другой захочет УКНЦ - он возьмет из cpu11 только ВМ2. Я совершенно не обязан тащить ДВК/УКНЦ в проект по реверсу процессоров, моя цель - делать качественные кирпичи, и если у пользователей моих кирпичей будут проблемы с их использованием - я с удовольствием окажу поддержку.

Эта тема как называется? "Археология"? Не "Реплика ДВК на FPGA", правильно? Поэтому в проекте будет процессорная археология, а не вопросы "куда мне подключить флоппи-диска на демо-плате".

[Hunta]

Потому что там фан совершенно не от быстродействия

Потому что фан от действия, а не от быстродействия Но я займусь и этим Когда модель будет полностью рабочей (читай - RSX загрузится) Как минимум Хотя, возможно, что то ещё придёт в голову

- - - Добавлено - - -

Поэтому в проекте будет процессорная археология

И очень хотелось бы ВМ3 А то к нему вопросы есть, а ответов нет

[MiX]

а как вообще это оценивают ? Каким тестом ? Что этот тест делает (какие команды процессора использует) ?

Тест SPEED.
Например для 1806ВМ2 команда сложения рег-рег -928 тыс.оп./сек
Для К1801ВМ2 - 664

Вроде принято было сравнивать по производительности сравнивая с первым VAXом (780)

Здесь тест использовался Dhrystone.
1806ВМ2- 283 dhrystones/second.
К1801ВМ2 - 225 dhrystones/second.

Из вики по Dhrystone.

Скрытый текст

Dhrystone выдает результат в форме: Количество итераций в секунду. Часто этот результат приводят к DMIPS (от Dhrystone MIPS) путём деления на 1757 (результат Dhrystone/s для компьютера VAX 11/780, то есть номинальной машине с 1 DMIPS).

DMIPS можно делить на частоту процессора, чтобы получить DMIPS/MHz. Такие единицы позволяют сравнивать процессоры с разной тактовой частотой.

[свернуть]

Как это делали ? Какова производительность ВМ1,2,3 и 1806 по сравнению с DEC

Для ВМ1~ 500 тыс. оп/с ВМ2~ 1000 тыс. оп/с ВМ3~ 1500 тыс. оп/с
Для DEC может где-то тоже есть характеристики.

при равной (как бы) тактовой ?

Нет там равной тактовой.

[MM]

Для ВМ1~ 500 тыс. оп/с ВМ2~ 1000 тыс. оп/с ВМ3~ 1500 тыс. оп/с

В 1806ВМ2 важно убирать сигнал AR спустя 1 такт CLCO после его выставления, от этого зависит ~10% быстродействия.
( В ТО этот вопрос несколько затуманен ).
Насчет 1801ВМ3А - собираюсь проверить это на нем ( снятие сигнала SSYNC до завершения цикла МПИ по SYNC ).
При сигнале SSYNC = 0в. ( постоянно на общем ) и 0 тактах ожидания ОЗУ ВМ3 способен работать на 3 тактах/команда .

[Vslav]

Для ВМ1~ 500 тыс. оп/с ВМ2~ 1000 тыс. оп/с ВМ3~ 1500 тыс. оп/с

Если частота 5МГц и внешняя шина работает не внося дополнительных задержек:
Для ВМ1, цифра составляет 625K оп/с, минимально 8 тактов на операцию регистр-регистр.
Для ВМ2, 5 тактов (считаем в CLKO, не в CLKI которая внутри сразу на входе делится пополам), 1000K оп/с
Для ВМ3, 3 такта, 1666K оп/сек

[ra3qdp]

М4 вообще в планах, схема восстановлена.

а 1804 Вы считаете за "стандартную логику" или будете фотографировать и разбираться как ВМ1,2 ?

На счет разрядности адресов М4 - я думал, что М5(которая с большой вероятностью 22 разряда) и М4 - одинаковые, только в разном конструктиве. Но посмотрел их фото, посчитал количество БИС на той и на этой и видно, что они разные. А значит, скорее всего и по количеству адресов разные.
Хотя в книжке про М4 (у Вас она есть ?), вроде как-то упоминаются на разъеме адреса старше 16-го. Если Вы восстановили схему - куда они идут ?

- - - Добавлено - - -

М4 вообще в планах, схема восстановлена.

а 1804 Вы считаете за "стандартную логику" или будете фотографировать и разбираться как ВМ1,2 ?

На счет разрядности адресов М4 - я думал, что М5(которая с большой вероятностью 22 разряда) и М4 - одинаковые, только в разном конструктиве. Но посмотрел их фото, посчитал количество БИС на той и на этой и видно, что они разные. А значит, скорее всего и по количеству адресов разные.
Хотя в книжке про М4 (у Вас она есть ?), вроде как-то упоминаются на разъеме адреса старше 16-го. Если Вы восстановили схему - куда они идут ?

сама SDRAM - там у памяти есть тактовый сигнал, вот 100МГц его частота и есть.

у микросхем динамического ОЗУ ноги: общий, питание, вход данных, выход данных, чтение/запись, CAS, RAS - какая из них называется по-вашему "тактовый сигнал" ?

[CodeMaster]

Вот если взять отладочнуб платочку (я видел какие-то), залить в нее модель, дальше-то что делать, что бы увидеть работу какого-нибудь компьютера

Пока ничего, ждЁм когда кто-нибуть сделает FPGA клон какого-то компа на основе потактовой модели проца от Vslav.

Вообще, Слава, если позволишь дам краткое содержание предыдущих серий, а то ты прям взорвал тему своими вопросами ;-)
Серия 1: Vslav решил сделать реверсинженеринг некоторых СБИС интересных лично ему, в том числе ВМ1
Серия 2: В результате у него получилась потактовая модель ВМ1 для FPGA на основе потранзисторной схемы, которую можно использовать как софтядро для создания FPGA симуляторов компов.
Серия 3: На основе потактовой модели он сделал синхронную модель скорость которой ограничена только современными возможностями FPGA и которую можно использовать для создания схем с софтядром с командами ВМ1, но под максимальные частоты.
Серия 4: Vslav продолжает реверсить интересные ему СБИС и выкладывать результаты в первый пост этой темы.

З.Ы. По вопросам вычисления и сравнения быстродействия PDPшных процов и их отдельных команд, тут есть отдельная тема и не одна.

[ra3qdp]

там внутри не просто ПЗУ, а ПЗУ+ПЛМ

А как на английском из трех букв называются микросхемы подобные К556РТ1 ? - в ней адресных ног много, а "емкость" маленькая. Но читаются они легко.
Может и там такие же "ПЛМ" ?

- - - Добавлено - - -

консолька на 177560/177564

как ей воспользоваться ? ПЗУ с пультовым режимом есть ?

[Hunta]

как ей воспользоваться ? ПЗУ с пультовым режимом есть ?

16К ОЗУ с начальной инициализацией

Не знаю, как Vslav, а я обхожусь без ПЗУ (точнее говоря, от автора PDP-2011 оно есть, но на данном этапе используется как тест - модель вообще ожила или нет). Синтезирована прошивка, а дальше пишется модуль на MACRO, транслируется - получаем листинг, листинг обрабатывается скриптом - получаем mif файл, этот файл заливается в файл модели (без повторного синтеза), дальше прошиваем и любуемся на результат. У Vslav-а ОЗУ на 16 кб, у меня на 256 кб (ЕМНИП) - можно вообще всю операционку типа RSX-11S прошить. Пока устройств ака диски нет - самое оно