Цитата Сообщение от Titus Посмотреть сообщение
А что там с прогрессом по ВМ2?
Сорри, пока мозгов не хватает им заниматься, заканчиваю большой сложный проект, поэтому вечером от Verilog, Quartus и ModelSim тошнит немножко ("кругом станки, станки, станки", мда). А тупо порисовать, не напрягаясь, или потрассировать простые платы под свои хобби-проекты, или попаять - силы иногда находятся. Но я надеюсь, что скоро вернемся и к ВМ2

Из интересного, до чего вчера докопался. В регистрах PDR диспетчера памяти есть бит W (в более поздних архитектурах он называется D - "грязная страница"). Он устанавливается автоматически, если в страницу была запись, потом программа по этому биту решит, менялась ли страница и надо ли ее сохранять на диске в процессе свопа. Так вот, при трансляции на самом деле только запоминается номер страницы (регистра), потом выполняется запись, и только потом, если запись была успешной, ставится это битик. Вроде бы банальность, а не слишком очевидно. Даже сразу не понял почему этот бит сделан отдельно и по более сложной схеме.