Цифровая археология: 1801 и все-все-все

[Hunta]

То есть, похоже, я не предложил ничего совсем уж ужасного

Я и не говорил, что ты предложил что то ужасное.

Внутри они могут использовать и другие частоты в своих изолированных доменах

Я и имел ввиду, что внутри может (и будет) своя частота. Опять - речь не про тактирование самого процесса передачи.

Нет, это будет один домен, именно потому что передана тактовая частота.

Это будет один домен процесса передачи на шине. А внутри процессора, памяти и т.д. - свои клоковые домены

Вот, например, Краткий курс HDL.

Я знаю эту статью.

Кстати, уточнение. Как то я не сразу подумал. Клоковый домен (пока) у меня по сути один - ибо нужные мне частоты получаются от базового клока делением его на два. Но разные модули используют разные частоты.

- - - Добавлено - - -

Ну и - этот проект - это и моя игрушка и мой способ изучения VHDL/FPGA. Конечно, хочется иметь и наши процессора в её составе, но а) поскольку я не гонюсь за тактовой идентичностью б) мне интерес вариант задания типа процессора, как параметр модуля, а не смена модуля и в) мне не нравится Verilog, то когда я буду добавлять реверсённые тобой процессоры в PDP2011, то буду отталкиваться от функционала, а не от реализации