Цифровая археология: 1801 и все-все-все

[Vslav]

программе и контроллеру должно достаточно сильно свести

Я специально подчеркнул - "Контроллер непосредственно после старта команды".
То есть - задача пишет команду в регистр, контроллер сразу забирает шину и читает MMU, которое в данный момент содержит контекст задачи. Прерывания для потенциальной передиспетчеризации задачи, при котором MMU будет перезаписано, может даже не начаться. Не говоря уже о том, что пока ОС начнет менять контекст MMU должно исполнится некоторое количество кода.
Но это для тех времен все чисто умозрительно.

[Advertiser]

[Hunta]

Я специально подчеркнул - "Контроллер непосредственно после старта команды".
То есть - задача пишет команду в регистр, контроллер сразу забирает шину

И тем не менее. Тут мы полагаемся на то, что процессор СРАЗУ отдаст шину. Я не берусь утверждать наверняка (надо вдумчиво почитать доку и поэкспериментировать), но в J11 есть настройка PMG count (по крайне мере KDJ11-B в ПЗУ есть доступ к этой настройке - но на что она реально действует - пока не скажу):
This parameter has a range of 0 to 7, and it determines the value of the PMG counter in the BCSR. When a 0 is selected, the counter is disabled. The counter enabled the KDJ11-B to supress DMA requests and make the processor the busmaster during the next DMA arbitration cycle after the cunter overflows.

Ну и кроме того, процессор - арбитр мастера шины - эээ.. по умолчанию, так что ли сказать. Никто не запрещает сделать своего арбитра шины - и тогда выше приведённый сценарий становится совсем непредсказуемым Да, этот сценарий тоже из разряда - минимально возможный, но тем не менее