4 обращения за 1 такт процессора? Процессор у нас работает на 2МГц, 4 обращения это 2*4=8МГц. Т.е., нужна память, способная работать на такой частоте. Период 8МГц частоты это 125нс. В текущем проекте память работает на 4МГц. Данная схема легко переносится на SVGA развертку, которую я хочу опционально запихать в CPLD (как детектить нужный режим - я уже знаю). В SVGA режиме на текущей развертке память будет работать на 10МГц, что уже близко к ее теоретическому пределу (мы все еще говорим за простые EDO DRAM со временем доступа 50/60/70 нс).
Объясни мне, зачем тебе 4 обращения на каждый такт процессора?