Изучение с "нуля" VHDL и ПЛИС Xilinx

[Ewgeny7]

Заодно можно посчитать, какое аналоговое напряжение будет на выходе плиски после фильтрации.
Во сколько раз уменьшится уровень сигнала:
256/63=4,063
Примем, что CPLD у нас пятивольтовая, и условно примем, что активная единица на выходе тоже равна 5,0 вольт.
Тогда при текущей реализации ШИМ мы получаем аналоговый сигнал 5,0/4,063=1,23 вольт.

---------- Post added at 13:23 ---------- Previous post was at 13:20 ----------

если бы книжку написал какую-нибудь по этому делу

Я писал несколько "типа методичек", на книжку у меня пороха не хватит, люблю перескакивать с одного хобби на другое. Да и сам я "чайник", чтобы серьезным вещам учить Зато мне никогда не приедается и не наскучивает одно занятие