Изучение с "нуля" VHDL и ПЛИС Xilinx

[AlexG]

Я утверждать не буду, на практике не сталкивался, но если производитель пишет, что он гарантирует стабильную работу на такой-то частоте, как вроде 200 МГц, то наверное он гарантирует это, учитывая, что максимальная заявленная частота для кристалла 333 МГц, вполне верится.

Тема в том что чем "сложнее схема" тем ниже будет глобальная тактовая частота проекта. Проще говоря ла3 будет работать на 333 мгц, а ие5 в лучшем случае на 200 мгц. (это утрированный пример).
другими словами: Выход Q ТМ2 идёт на схему из 10 ла3 далее на вход D другой ТМ2, при этом входы C обоих ТМ2 соединены с тактовым сигналом. так вот сигнал должен успеть пробежать от одного триггера до другого. Чем больше (сложнее схема) тем ниже рабочая частота.