Изучение с "нуля" VHDL и ПЛИС Xilinx

[vfiuchcikicshuusrch]

проблему решил, т.е. нашел решение спс гугл.))
http://www.xilinx.com/support/answers/17504.html

она существует уже давно.
в двух словах, нужно было перенести в файле .vf описание основного модуля в самый верх.
после компиляции оно снова меняется взад =\
ну и косячный же всё таки софт , врятли ОС тут виновата.

и кстати пофиксил warning по поводу смещения всех объектов на -1 %) странное вообще событие.
создал новый файл схемы, выделил схему и скопировал её в новый файл, старый удалил. всё компилируется без предупреждений