Изучение с "нуля" VHDL и ПЛИС Xilinx

[Bobo]

Остальное нужно продумывать

почитай книжку по MIPS - там уже все продумано
ссылку вечером дам


нашел - David Patterson and John Hennessy’s Computer Organization and Design

ну и по мотивам - интерпретация на HDL
David Money Harris, Sarah L. Harris Digital Design and Computer Architecture, Second Edition© 2013 Elsevier, Inc.

сами книги дел куда-то - надо на своем серваке поискать...

[Ewgeny7]

почитай книжку по MIPS - там уже все продумано

На аглицком, естесственно?

[Ynicky]

Можете почитать для общего развития описание на мой процессор.

[Bobo]

На аглицком, естесственно?

не в курсе, есть ли перевод, но написано, вроде, доходчиво

[s_kosorev]

3. Регистры общего назначения (РОН). Регистры РОН будут иметь, естественно, такую же разрядность, как и операторы 32 бита. Количество РОН будет 32 шт., что потребует 5 бит для их адресации. Нумероваться они будут от 0 до 31. И иметь обозначения r0, r1, r2, ... r29, r30, r31.

Вот честно говоря не сильно понятен мотив 32 регистров, можно аргументировать именно такой выбор? Как несогласованно все на первый взгляд, с одной стороны управляющий процессор, с друго стороный ориентация на Си компилятор, и процессор числодробилка

[s_kosorev]

Какова тогда необходимость 32 регистров? на ассемблере человеку сложно оптимально юзать такое количество регистров

---------- Post added at 18:48 ---------- Previous post was at 18:47 ----------

Для управляющих процессоров, вообще и разрядность не так важна, а вот к примеру битовое поле и булевая логика, может быть кстати, можно даже на ассемблере логику сложную писать

[Advertiser]

[Bobo]

Viktor2312, http://ceit.aut.ac.ir/~amirkhani/Dow...erson_book.pdf
http://villageofdolton.us/images/Dig...Ed)(gnv64).pdf

[Bobo]

Вторая, обложка чем-то напоминает наши "Юный радиолюбитель". Почитаем, надеюсь помогут.
Сделаю копию, на всякий случай: Скачать

да - она довольно популярно написана
если все знаешь можешь сразу начинать с 7 главы - микроархитектура

к ней еще примеры были как этот процессор на HDL закодить - не нашел пока

[s_kosorev]

(fetch)-(decode)-(execute)<->(mem-access)-(write-back)

классика же, если не бить по стадиям, так хоть в таком порядке пилить, так тестировать проще. Все равно в регистровой машине эти все шаги есть, некоторые могут быть более дробленные, некоторые объединены.

А вообще представляется тестирование ALU у которого очень много цепей на границе, ясно что можно тестировать, но это в групповой разработке, когда есть кому тесты пилить, их по коду может быть в 10-100 раз больше чем кода самого алу

[Ynicky]

Коды АЛУ можно посмотреть у меня здесь.
Умножение и деление лучше реализовать отдельным блоком,
и выполнить за 2 такта.