Проект VHDL+verilog, из Vivado только block design, чтобы потом в SDK сделать BOOT.bin для SD карты/флэшки. Для ISE так же, Zynq по другому не знаю как стартануть. Из корок clk_wiz, rom, ram - память, на zedbord'e нет памяти для PL, потому сделал враппер для внутренней.