Портирование на Xilinx конфигураций компьютеров на ПЛИС

[AlexG]

Проект VHDL+verilog, из Vivado только block design, чтобы потом в SDK сделать BOOT.bin для SD карты/флэшки. Для ISE так же, Zynq по другому не знаю как стартануть. Из корок clk_wiz, rom, ram - память, на zedbord'e нет памяти для PL, потому сделал враппер для внутренней.

Это как бы понятно...
Сам проект где взять то для вивады? про исе нужно забыть.

[Advertiser]

[parsec]

Это как бы понятно...
Сам проект где взять то для вивады? про исе нужно забыть.

Сейчас приготовлю . Но Vivado, конечно, всё лучше и лучше, однако всё-же ещё жесть! К тому же не все проекты переносятся безболезненно.