Размышления на тему новых БК ДВК итд

[Patron]

А будет это не ранее, чем будут реверсены все составные чипы устройства. И грамотно сэмулированы/ссимулированы. Тогда резиновая баба легким движением руки превращается в элегантный 100%-й клон.

В случае процессора 1801ВМ1 весьма похоже, что создать идеально точный 100%-й клон методом абстрактной симуляции почти невозможно. Дело в том, что при эксплуатации в некоторых нереальных режимах, которые никогда не встречаются на практике ( например - нулевая задержка установки RPLY и задержка снятия RPLY в 4 такта ) - поведение процессора в некоторых ситуациях становится настолько сложным, что выявить абстрактную зависимость таймингов от истории предыдущих команд весьма непросто. Но зато в ограниченном подмножестве реально используемых режимов работы - абстрактные зависимости таймингов команд процессора 1801ВМ1 достаточно тривиальны, что позволяет осуществлять 100% точную абстрактную симуляцию поведения процессора на шине.

[Advertiser]

[Titus]

Дело в том, что при эксплуатации в некоторых нереальных режимах, которые никогда не встречаются на практике ( например - нулевая задержка установки RPLY и задержка снятия RPLY в 4 такта ) - поведение процессора в некоторых ситуациях становится настолько сложным, что выявить абстрактную зависимость таймингов от истории предыдущих команд весьма непросто.

Мне сложно предложить решение этой проблемы, т.к. в модель ВМ1 я не вникал, ибо являюсь ожидателем ВМ2, на нем и посмотрим)

[CodeMaster]

пока не будет в виде эмуляции (на основе процессора)

Что-то тяжело идет эмуляция ВМ1 на Си, видимо без распараллеливания кода не обойтись.

[Vslav]

Решение простое - явный запрет использования абстрактной модели в никогда не используемых режимах.

На ПЛИС синтезируемые модели 1801ВМ1 по результатам реверса вроде же ведут себя в точности как процессор? Фантомные циклы на месте и прочее. Небольшая рассинхронизация в пределах полутакта второстепенных сигналов типа BSY/SEL не считается.

Абстрактную модель можно попытаться построить на микромашине, то есть симулировать не весь верилог, а только исполнение микрокоманд и только по фронту тактового сигнала, тогда есть шанс что оно уложится в реальное время и не надо будет строить эмуляцию поведения, которую действительно достаточно сложно формализовать.

[Patron]

Что-то тяжело идет эмуляция ВМ1 на Си, видимо без распараллеливания кода не обойтись.

Я уже морально созрел для написания Verilog-движка, но относительно многопоточной реализации есть некоторые сомнения. Во-первых, логично предположить, что все вычислительные потоки должны создаваться только один раз на этапе загрузки модели и усыпляться до изменения любого из сигналов в их списке зависимостей. При изменении любого сигнала - он пробуждает все потоки из своего списка зависимостей и засыпает до завершения их всех. То же рекурсивно происходит и в каждом из разбуженных потоков. Когда вся толпа разбуженных потоков отработает - обработка изменения конкретного сигнала завершится. И так каждый раз при каждом изменении какого-то сигнала.

Для одноядерного процессора это будет ГОРАЗДО медленнее, чем простой циклический перебор списка зависимостей у каждого изменившегося сигнала. Для двухъядерного процессора большого выигрыша тоже может и не быть.

Поэтому для начала, скорее всего, есть смысл сделать циклический вариант движка и лишь в дальнейшем (возможно) многопоточный вариант.

[MM]

А теперь практический вопрос - сколько нс ( например, по сигналу "запись данных" ) достаточно 580ВВ55А для уверенной записи данных с шины ?
И еще - через сколько нс ( практически ) появляются данные на шине при чтении 580ВВ55А сигналом "чтение данных" ?

п.с. С ТО и даташитами на ИС знаком, интересна практическая сторона.

[anasana]

Что-то я как-то не натыкался на реализацию Java на наших машинках.

[b2m]

Что-то я как-то не натыкался на реализацию Java на наших машинках.

Java-машина вещь реализуемая, неясно только, как всё это будет работать с мегабайтами её библиотек. Можно пойти по пути Андроида, т.е. фактически кросс-компиляция плюс связывание классов после компиляции на компе разработчика, на выходе некий один файл для виртуальной машины (aka Dalvik executable). Но и он может оказаться не меньше сотни килобайт.

- - - Добавлено - - -

Вот была тема: http://zx-pk.ru/showthread.php?t=17788
Но автор потёр первое сообщение, где были хоть какие-то результаты. Хотя на GitHub-е оставил: https://github.com/raydac/j2z80
Я потом по аналогии делал для 8080, но на сборщике мусора энтузиазм кончился...

[MM]

Есть возможность сделать блок БК, обеспечивающий работу с PS/2 клавой вместо штатной, даже без модификации БК0010/11/М, в виде проходного блока, в который можно подключить КНГМД, МСТД и т.п. Кнопка "Стоп" на PS/2 клаве без доработки БК 2 шт. резисторами и 5-ю проводками будет иметь ограниченный функционал. Блок подойдет так же для эмуляции PS/2 мыши на порте 177714 ( или клава, или мышь, или 2 шт.блока одновременно - PS/2 клава + PS/2 мышь ).
ЭБ блока - Н1806ВМ2, 62256, 530АП2 ( прямая аппаратная совместимость с МПИ ДВК ), мелкота 74ххх, 6СПП.
Софт закачивается 1 раз с главной ЭВМ ( БК ), далее хранится в батарейном СОЗУ блока. ПЗУ вообще не содержит ( базовый вариант, но можно и подключить 556РТ7 ). Тактовая частота Н1806ВМ2 - 5.5 мгц, объем СОЗУ - 48+ кбайт, возможного ПЗУ - 4 кбайт ( программируется пользователем своими силами )
Примерная цена голой 6-ти слойки - 2000 руб, собранного и рабочего блока с дискетой к БК ( подходят все модели ) - 4500 руб.
Можно оставить заявку, без предоплаты. Срок поставки - первое полугодие 2017 г, если наберется хотя бы 10 заявок.

Обсуждаем.

[MM]

Вообще, кто что желает видеть в виде новых разработок для БК ?
( Для ДВК пока не готов разрабатывать )