Вопросы по Вектору (для эмулятора)

[svofski]

Похоже. Только по-моему про JMP 0x100 — это лишнее, по крайней мере я такого не помню. Загрузчик просто чистит память (если нажата УС, то не чистит). По окончании загрузки всюду, куда не было что-то загружено, будут нули, то есть NOP-ы. Процессор после сброса с отключенным ПЗУ сам дотикивает до начала программы.

Вообще ROM-файлы это большое упрощение. Стандартный загрузчик читал файлы по блокам, блоки делились на подблоки. Каждый блок имел свой адрес и он мог указывать на любое место в памяти, в том числе ничто не запрещало грузиться с адреса 0. Смотри соседнюю тему про тайны лентозаписи.

Вот стандартный загрузчик, дизассемблированный и подробно откоментированный http://asdasd.rpg.fi/~svo/scalar/ware/544/

- - - Добавлено - - -

В какой момент приходит INT?

Через "приблизительно некоторое время" после начала VSYNC. IRQ удерживается продолжительное время. Точное попадание в этот момент —*одна из самых больших головных болей Векторовских эмуляторописателей.

У меня это тут:
https://github.com/svofski/vector06c...tor06cc.v#L651
(задержка на 28 процессорных тактов, держится активным 191 такт).

Как в других эмуляторах это реализовано я не знаю, хотя, есть порыться здесь на форуме, может быть можно найти наши обсуждения в процессе поиска истины.

[Advertiser]

[KTSerg]

...
Через "приблизительно некоторое время" после начала VSYNC. IRQ удерживается продолжительное время. Точное попадание в этот момент —*одна из самых больших головных болей Векторовских эмуляторописателей.
У меня это тут:
(задержка на 28 процессорных тактов, держится активным 191 такт).
...

Почитал я доки на 8080... посмотрел графики... схемы Вектора...
Не нашел ничего говорящего о том, что процессор так долго не реагирует на INT...
"28 процессорных тактов" - это 28 импульсов тактовой частоты 3МГц ???
И "держится активным 191 такт" - это входной сигнал INT остаётся в высоком уровне 191 импутьс частоты 3МГц ???

Судя по докам, входной INT опрашивается в 3-ем такте (выполнения команд) и уже через 1 такт делает активным INTE - запрет прерывания, который в схеме Вектора через триггер отключает водной INT...

В общем ни найдя ни в доках, ни в схеме ничего "криминального", вздохнул, расчистил завал на столе и собрал разобранный Вектор (02ой). Подключил логгер (25МГц) к выводам INT, INTE, F1, F2 (процессора, тактовые - до инверторов в низковольтовой части), и к D89.5 - где в схеме подписано "F50Гц"...
Результат такой, INTE появляется через 1.25 мкс после F50Гц. Т.е. через 4 такта (импульса частоты 3МГц) процессор уже блокирует (отключает через триггер) входной INT.

Т.е. я пока не могу понять необходимость указанных задержек 28 и 191 такт...