Модульный РАДИО-86РК

[barsik]

можно поменять полярность сигналов на последовательном и параллельном входах и избавиться тем самым от необходимости инвертировать выход ИР1 на вентиле D9.5

На первый взгляд хорошая идея, чтобы исключить 1 вентиль в формирователе /CAS. Но одновременно проинвертируются все выходы ИР1. Если для входа SEL мультиплексора (ноги 1 в КП11) - это без разницы (при разводке просто переставляем выходы КП11). То для /RAS инверсия недопустима. А значит придётся для получения /RAS истратить с'экономленный вентиль на инверсию сигнала с ноги D16/13. В итоге, не вижу выигрыша.

тактирование ИР1 от CLK, а не OSC, сделает этот ИР1 независимым...

Сигнал OSC это понятно выход ГФ24. Но сигнал CLK я на схеме не нашёл. Возможно Вы имеете ввиду клок Z80, в случае, если в новой схеме РК будет применён он вместо КР580. Но это же и так придётся сделать, т.к для Z80 никто ставить бесполезный ГФ24 не будет. Не могли бы Вы более детально пояснить мысль о независимости. По столь краткой фразе невозможно понять о чём речь.

можно управлять длительностью WAIT по параллельным входам

На самом деле Вы имеете ввиду в данной фразе - управлять длительностью RAS-CAS. Длина RAS-CAS на дительность WAIT не влияет.

Полагаю, что при 4-х разрядном регистре пределы изменения длины RAS-CAS за счёт смены данных на параллельных входах отсутствуют, но при 8-ми разрядном регистре можно менять длины RAS-CAS плюс-минус 4 такта. Думаю, что Вы предполагаете одновременно с удлинением RAS-CAS вводить такты WAIT (в противном случае работать не будет).

Удлинив 4-х разрядный регистр, например, до 6-ти разрядного, мы удлиняем RAS-CAS. Но без WAIT с точки зрения процессора, это мало что даёт, т.к он по прежнему читает только то время, что определяется частотой сигналов Ф1 и Ф2. Поэтому в удлинении RAS-CAS без одновременной подачи процессору сигнала READY, для введения тактов WAIT, нет никакого смысла.

Что толку, что сигнал на выходе ОЗУ продолжается, если CPU уже давно перестал считывать ШД. А по записи - вообще трагедия. Данные на выходе CPU уже исчезли, а передний фронт /CAS ещё не пришёл, в итоге в ОЗУ запишется "мусор". Я понимаю, что ИР1 формирует на 11 ноге сигнал при обращениях ко всему адресному пространству 0...FFFF, отчего его можно использовать для вызывания WAIT-тактов процессора не только для ОЗУ, но и при обращении к любым В/У.

нарастив длину регистра, взяв какой-то его выход и проинвертировав, я получал сигнал RDY вызывающий WAIT

Из этого я предполагаю, что вы берёте /RAS с выхода ИР1/13, инвертируете его и подаёте на вход RDY. Не на вход ГФ24 READYIN? Т.е отрезав вход RDY КР580 от ГФ24, прямо на вход RDY КР580. Так можно делать если сигналы синхронны.