Компьютер для CP/M. Формулировка ТЗ.

[Shiny]

Зато там есть, как вы сказали, 256 псевдорегистров (Zero Page)

это не псевдорегистры, а адреса 0-255, другая адресация и выполнение побыстрее.

Это аналогично IX+d/IY+d, только этих самых IX/IY получается может быть 128. Так-то!

ничо подобного. если Y=255, то сложение будет с 255 а не с -1.

[Advertiser]

[HardWareMan]

это не псевдорегистры, а адреса 0-255, другая адресация и выполнение побыстрее.

Поэтому и псевдо, потому как ОЗУ но с укороченным циклом доступа.

ничо подобного. если Y=255, то сложение будет с 255 а не с -1.

Что даже лучше, ведь можно указывать на начало массива в 256 элементов, а не на его середину.

[Shiny]

а где такая программа эмуляции 6502? не видел ни разу.

на Apple][ было проще - плата с z80 на борту.

[OrionExt]

Шынни, ох, тут тонкий троллинг. Сделай эмуляцию.

Читал твою статью "MSX-C: мое разочарование" – это экспертное заключение. Люди не один год пилили софт. Писали мануаналы. А тут – вдруг эксперт, вот так родился и пропал.

[Vadim]

Люди не один год пилили софт. Писали мануаналы. А тут – вдруг эксперт, вот так родился и пропал.

Да да, ещё там один деятель начал обзор языков программирования под CP/M... Опомнился. Эмули которые у меня более 20 лет есть как, он нашёл с трудом, разобраться тоже было ему трудно. Языки позапускал, покомпилил и выдал своё "экспертное заключение". Я только посмеялся над такими "обзорами". Это называется тихий ужас. Полный непрофессионализм.

[Shiny]

Шынни, ох, тут тонкий троллинг. Сделай эмуляцию.

оно мне надо?

Читал твою статью "MSX-C: мое разочарование" – это экспертное заключение.

ну хоть кто-то читает(:

[shurik-ua]

выходит 6502 скорее RISC чем CISC ?

[Error404]

выходит 6502 скорее RISC чем CISC ?

Если брать самое общее определение RISC, то и 6502, и 8080 - оба RISC. А вот Z80 - уже скорее CISC чем RISC. ИМХО.

[HardWareMan]

Error404, 6502 вообще RISC. У него каждый такт активность на шине. А вот 8080 если и натягивать на RISC, то только очень медленный. Активность шины каждые 3-4 такта.

[Error404]

Error404, 6502 вообще RISC. У него каждый такт активность на шине. А вот 8080 если и натягивать на RISC, то только очень медленный. Активность шины каждые 3-4 такта.

В первых (самых базовых) определениях RISC (что я и подчеркнул особо в своем предыдущем посте) не было требования выполнения инструкций за 1 такт. А было сокращение команд за счет сокращения способов адресации и отказа от сложной математики (целью было упрощение под распараллеливание/конвейеризацию), и отказ от инструкций выражающихся в микроциклы/микрокод процессора (опять же сложная математика или например LDIR у Z80), тоже потому что сложно конвейеризируется.

- - - Добавлено - - -

Поэтому в сравнении с Z80, i8080 вполне себе недо-RISC (отсутствие конвейера этого не отменяет).

- - - Добавлено - - -

Другое дело, что i8080 не имеет преимуществ перед Z80, это - да. Но мы же их просто на попадание в определение меряем, i8080 и 6502 туда укладываются, а Z80-нет.