И снова привет! Прошу помощи знающих схемотехнику. В моём клоне используется программируемая логическая матрица кр1556хл8. После "анализа" схемы пришёл к выводу, что в ней была зашита логика переключения портов: параллельного, кемпстона, контроллера НГМД и управления буфером к555ап6 на шине данных. После нескольких экспериментов с разными тест пзу, результат на экране почти не изменился. Без ПЗУ тот же матрац, но столбцы чередуются по цвету один синий, другой чёрный и т.д. Если нажать сброс, то матрац на секунду приходит в норму(все столбцы синие). Возможно труп АП6, пока менять нечем, но скоро придут с чипадипа.. Как писал выше, собрал схему управления буфером ШД по примеру из схемы Весты 31. Но похоже в этот клон она не подходит. Всё выглядит как конфликт между процем и видеоядром в бмк. Видеоядро не выводит текст на экран, однако при использовании тест пзу с тестом графики (скрин в предыдущем посте) всё норм. Этот конфликт, я думаю, возникает из-за неверного управления буфером ЩД. В этом клоне оно осуществлялось явно не так как в 31, а с помощью ХЛ8(она труп у меня, но не по моей вине). На ХЛку приходят сигналы ~CE, RD, ~IORQ, RAS, ~M1, ~WR, используемые в формирователе управления буфером АП6 на ШД, Но сигналов А0 и А1 которые в этой схеме тоже используются, не приходят на эту ХЛ8.
Собственно вопрос, перерыл гору литературы и толком ничего не нашёл, какие есть схемы управления этой АП6 на ШД? Каким образом может формироваться управляющий сигнал этой ХЛ8 из этих приходящих на неё сигналов? Подскажите, кто знает.
Ответить с цитированием