Цитата Сообщение от DonkeyHot Посмотреть сообщение
Вопрос по разделению адреса-данных на общей шине ВУ1 ВУ2. Увидел что защелкивание происходит по сигналу A15 (SYNC, СИА) и DIN DOUT (ВВОД ВЫВОД)?
Хочется уверенности.
Адрес по сигналу SYNC (СИА) должен защелкиваться в регистре адреса. Ближайший аналог этого сигнала из интелёвого мира - сигнал ALE (Address Latch Enable) процессора 8085, применяется и сейчас, например в AVR, тех, которые допускают расширение ОЗУ. Спад сигнала СИА означает, что адрес уже какое-то время стабилен ("звон" кончился) и его следует зафиксировать, поскольку процессор его вскорости снимет и начнет обмен данными. Стробы обмена данными - ВВОД (чтение, абонент шины должен выставить на ДА00-ДА15 слово данных) и ВЫВОД (запись, абонент должен принять слово данных с шины). И на ВВОД, и на ВЫВОД, абонент обязан ответить сигналом СИП, линия с открытым коллектором (стоком), подтянута на плате, где-то рядом с процессором.

Для памяти, естественно, надо запоминать полный адрес. Для регистров внешних устройств, обычно, запоминают только младшие биты адреса, те, еоторые выбирают конкретный регистр из блока регистров внешнего устройства, остальные запоминают одним битом после схемы "И", которая сигнализирует о выборе группы адресов этого ВУ. Более того, этот адрес дешифруют не полностью - старшие биты адреса [в нашем случае А15-А13, для процессоров с 18-разрядным диспетчером памяти (ДП) - А17-А13, для процессоров с 22-разрядным ДП (тот же ВМ3) - А21-А13] дешифруются где-то рядом с процессором, результат выдаётся в виде сигнала ВУ (контакт А6). То есть набираешь схему "И" ("И-НЕ") с инверторами на некоторых входах, так, чтобы она срабатывала при низком ВУ и нужном тебе значении адреса на А12-Ах (х=1,2,3..., сколько там регистров у твоего устройства), результат этого "И" ("И-НЕ") и не вошедшие в дешифрацию младшие разряды, кроме, возможно, нулевого, запоминаем в регистре адреса. Нулевой разряд адреса - это не совсем адресный бит. шина у нас 16-разрядная и обмен по ней, в основном, идет словами, А0 при этом всегда ноль. И только при записи байта по значению А0 разбираются, какой байт писать, а какой - не трогать.

Лучше всего это описано в документе от Электроники-60 - 3.858.362 ТО "Центральный процессор М2", страницы, так, с 12 и по 45-ю, правда в Сети мне удалось найти только не очень четкий скан в виде набора tiff-ов. Остальные документы суть изложение этого же материала. Ну, не считая того, что там описана мощная внешняя шина, а в УКНЦ шина маломощная, все "подтяжки" уже есть и сопротивления резисторов тут намного больше.