Цитата Сообщение от Hunta Посмотреть сообщение
Там идёт взаимодействие между CPU и FPP при передаче аргументов - приёме результов, если они на стороне CPU и есть некоторая зависимость от команда, когда в качестве одно или обоих из них выступает регистр. То есть на некоторых командых FPU понадобится или взять содержимое регистра CPU или сохранить туда что-то. И вот тут может быть как ошибка в микрокоде, так и не синхронность взаимодействия. Мне кажется, что в случае ошибки в микрокоде - оно бы вылезло на тестах, но.. именно, что кажется. А в принципе - листинги тестов скорее всего доступны - можно глянуть, есть ли в них тестирование DIVx на регистрах
Такое взаимодействие с CPU возможно, если методы адресации в FSRC или FDST отличаются от нуля. Там действительно идёт обмен с памятью и в качестве регистров используются РОН процессора. Также РОН сохраняются, т.к. например при методе адресации (Rx)+ для double надо делать увеличение регистра на 010. Но когда в команде DIVF/DIVD в качестве FSRC выступает один из акуумуляторов, то взаимодействия с CPU по идее не должно быть.