Многие процессоры до их воплощения в железе были реализованны в софтовом виде (тот же pdp11/20 в желе имел дефекты и пришлось патчить софтовый эмуль на котором обкатывали первый софт для pdp11 пока самих железных pdp11/20 было всегото десяток). Без рабочей просчитанной софтовой модели вообще не стоит лезть в железо. И еще один момент, если модель показывает что тактов требуется на выполнение больше чем в ВМ3 то такой процессор никому не нужен, в новом процессоре все команды должны занимать меньше тактов чем в ВМ3. При первом переносе в "железо" логичнее использовать доступный 5v FPGA (acex ?) чем недоступный простым смертным советский 1839ВМ1.Сообщение от MM
По изложенному выше, можно только судить об крайней сырости идей по переделке j11 в такой себе "j11/32" (причем явно навевает аналогия с 8086->80286/386). Тут надо понимать что процессор должен проектироваться так чтобы работать с как можно меньшим реально доступным обьемом ОЗУ, при этом создавая для процессов ВСЕ режимы j11 + 32bit режим в котором можно использовать кроме всего того что есть в j11 еще и 32bit aдресацию!!! Довольно сложная задача создать такую модель. По поводу предложенного увиличения количества регистров: это сразу затормозит сохранение контекста вдвое...
Ответить с цитированием