32-разрядный процессор, полностью совместимый с архитектурой PDP-11.

[Hunta]

Название темы:32-разрядный процессор, полностью совместимый с архитектурой PDP-11. ПОЛНОСТЬЮ СОВМЕСТИМЫЙ.

Вопрос номер один, убивающий тему на корню - как им образом 32-битный процессор может быть ПОЛНОСТЬЮ СОВМЕСТИМЫМ с 16-битным процессором.

Учитывая, что диспетчером памяти управляет только операционка, но не пользовательские процессы - а значит им по барабану, как управлять MMU, а значит, перекомпиляция их под 32-бита не потребует изменения кода управления MMU, который есть только в операционной системе, который всё равно придётся переделывать, потому что может сохраниться только принцип работы MMU, но не особенности его настройки, а значит - код всё равно придётся лопатить сильно.

Вопрос номер два, режущий по живому. Для каких таких тайных целей, про которые я не смог догадаться, если конечно их можно озвучивать простым смертным - принцип работы MMU в своей сути

Номер страницы - старшие 6 бит виртуального адреса - даёт нам номер регистра PAR, который мы сдвигаем на 10 ( 26 ) битов влево, складываем с 32-разрядным адресом внутри страницы (без старших 6 битов) и получаем физический 42-разрядный адрес.

взят от PDP-11 - где он был создан таким из за ограничений технологий того времени и особенностей архитектур 16-битной PDP-11? Потому что - так делали наши отцы - значит и нам так делать? Без понимания - почему они так делали?

обсуждение количества ангелов, помещающихся на кончике иглы

Потом что с самого начала обсуждать конкретику реализации, когда стройного описания архитектуры нет и в помине. Кончик иглы несколько расширился - а никто этого не хочет понять.

С моей точки зрения - проект идёт в тупик. 1000 описателей распределения памяти, в каждый конкретный момент времени из которого используется 0.1 процента и необходимость перезагрузки которого возникает - какой там будет квант времени планировщика? Ой, у нас однозадачная операционка...