Итак, вот готовая схема двухпортовой памяти.
Во вложении - краткая временная диаграмма.
Как писал ранее, PS - Port Selector. При лог. "0" выбран порт А (процессор), иначе - В (видео).
На диаграмме представлено два цикла обращения процессора - запись в первую половину памяти (MA16=0) и чтение из второй половины памяти (MA16=1).
Из оптимизаций - вместо половинки 7474 можно использовать цепочку из пары инверторов. Задача узла - задержать сигнал F[2] для формирования сигнала PS - достаточно нескольких наносекунд.
А вот как растянуть фронт сигнала SCE - надо думать. При его увеличении увеличиться и диапазон применяемых чипов памяти. Главное - что бы длительность SCE была меньше длительности PS (особенно на восходящем фронте SCE, иначе непредсказуемое поведение).
Защёлки на входные сигналы порта А ставить пришлось для стабилизации - во избежание исчезновения старого состояния прямо в момент обращения к памяти (память и процессор между собой асинхронны, не забываем).
Если делать запись и из порта B, то нужно ещё три таких же защёлки на 74273-их. Если нет - можно убрать 2 латча с записи этого порта.
Думаю, в виде платы оно всё разведётся очень даже красиво
- - - Добавлено - - -
Кто в курсе цен на двухпортовую SRAM объёмом 256х16 или 512х8?
У меня пока что получается около $3+$2=$5 за детали для текущего решения, не в курсе сколько одночиповые стоят. Нашел только в начале темы - 64Кх16 - около $10 за корпус. Уже выигрыш какой-то есть.
"Байт-48"
Ответить с цитированием