Еще один Орион на ПЛИС

[barsik]

перемудрил в пятницу - Z80-Test опять не принимает диспетчер памяти
Есть у кого-либо исходники этого теста, что бы понять как оно должно работать?

Исходников, естественно, ни у кого не сохранилось. Но я сейчас дизассемблировал Z80CARD-II TEST-1.03 и посмотрел.

Алгоритм теста диспетчера там такой. Проверяется, что порт F9 коммутирует банки. После чего в окно диспетчера ОЗУ последовательно включаются все сегменты памяти и по адресу 2FFF записывается номер этого сегмента. Затем, уже с помощью коммутации банок портом F9 соответствующие ячейки 2FFF, 6FFF, AFFF, EFFF во всех банках контроллируются на числа которые в них записывались.

[andreil]

Исходников, естественно, ни у кого не сохранилось. Но я сейчас дизассемблировал Z80CARD-II TEST-1.03 и посмотрел.

Алгоритм теста диспетчера там такой. Проверяется, что порт F9 коммутирует банки. После чего в окно диспетчера ОЗУ последовательно включаются все сегменты памяти и по адресу 2FFF записывается номер этого сегмента. Затем, уже с помощью коммутации банок портом F9 соответствующие ячейки 2FFF, 6FFF, AFFF, EFFF во всех банках контроллируются на числа которые в них записывались.

Только по порту F9 или по FB тоже?

[barsik]

Затем, уже с помощью коммутации банок портом F9 соответствующие ячейки 2FFF, 6FFF, AFFF, EFFF во всех банках контроллируются на числа которые в них записывались.

Только по порту F9 или по FB тоже?

Вопрос не понял.

Читать сразу же после записи в какой либо сегмент из того же самого адреса, куда была запись, - бесполезно. Поэтому для тестирования во все сегменты что-то записывается в окне 16К, а читается для проверки уже обычным способом, по физическим адресам, коммутируя банки целиком портом F9. При этом, естественно, диспетчер с окном 16К отключается записью в порт FB числа 80H. Т.к во все сегменты записаны разные числа, то если сегмент 16К неверно коммутируется, например, если сегменты "слиплись", то это обнаружится.

Для полной проверки можно ещё сделать наоборот, записать в сегменты используя порт F9, а читать используя доступ сквозь окно 16К. Но объём ПЗУ ограничен, потому одного теста достаточно.

[andreil]

Вопрос не понял.

Читать сразу же после записи в какой либо сегмент из того же самого адреса, куда была запись, - бесполезно. Поэтому для тестирования во все сегменты что-то записывается в окне 16К, а читается для проверки уже обычным способом, по физическим адресам, коммутируя банки целиком портом F9. При этом, естественно, диспетчер с окном 16К отключается записью в порт FB числа 80H. Т.к во все сегменты записаны разные числа, то если сегмент 16К неверно коммутируется, например, если сегменты "слиплись", то это обнаружится.

Для полной проверки можно ещё сделать наоборот, записать в сегменты используя порт F9, а читать используя доступ сквозь окно 16К. Но объём ПЗУ ограничен, потому одного теста достаточно.

Понял.
То есть при записи используем порт FB (который по 16Кб коммутирует), а при чтении - F9 (который целиком коммутирует).

[andreil]

Итак, схему базового варианта почти "отшлифовал".
Поскольку процессор - только Z80, то часть логики переделал вообще полностью.
Для проверки гонял Test128, на 2,5МГц с коркой T80a есть глитчи по линии MREQN от корки - на более высоких частотах не наблюдается вообще.
Корку T80pa так и не смог запустить - не понял, что там с тактированием =/

[andreil]

Сижу, отлаживаю схему, и вижу ошибку в корке - в цикле записи сигнал WR стробируется по восходящему фронту, а в даташите - по нисходящему.

(корка тактируется сигналос clk_F1)
Из-за этого цикл записи получается совсем коротким и наблюдаются проблемы =/
Вот и вопрос - или корка не корректно формирует этот сигнал или я не тот ДШ смотрю? Документ - UM008004-1204, циклы чтения/записи на стр. 12.

[HardWareMan]

andreil, согласно моим опытам на железе в МХ2, Z80 требует данные по фронту тактового импульса в цикле М1 (опкод), по спаду тактового импульса в цикле чтения данных, запись данных так же синхронизируется со спадом. Именно поэтому в Ленине процессор засинхронизирован к инвертированному RAS сигналу (получается циклы чтения и записи данных автоматически), а в цикле М1 тормозится на 1 такт (и использует регистр для хранения опкода). Для полноты картины добавьте в диаграмму сигнал М1.

[Denn]

...Именно поэтому в Ленине процессор засинхронизирован к инвертированному RAS сигналу ...

[andreil]

Значительно переработал интеграцию Z80-Card-II, в сторону полного отказа от ВМ80.
Так же упростил формирование сигналов обращения процессора и видео к памяти, поскольку счётчик у нас синхронный. Из минусов - на память теперь отводится только 25нс на любой частоте. Из плюсов - в худшем случае видеобуфер считывается 3 раза, что позволит сделать работу с изображением в 4-х плоскостях.
Модуль видео - почти без изменений с прошлого раза.
Модуль процессора.
Так же написал простейший эмулятор i8255, с которым Z80Test проходит проверки PIO.
Осталось решить последнюю проблему с тестом и буду двигать архитектуру в сторону Прошки...

PS: Если порт FB изменится на Прошный, то половинка 7474 в карте освободится и будет использоваться для формирования тактов (где сейчас только половинка 7474 и используется).

[Error404]

Из минусов - на память теперь отводится только 25нс на любой частоте. Из плюсов - в худшем случае видеобуфер считывается 3 раза, что позволит сделать работу с изображением в 4-х плоскостях.

С такими минусами плюсы как бы уже и не интересны.
С 250нс РУ5х дооптимизироваться до 25нс да еще при SRAM которым не нужна регенерация это ИМХО перебор.