PDP-11 на FPGA

[Hunta]

Продолжаю пытаться отделить модуль ОЗУ, что бы он тоже был как устройство на шине uni(q)bus.. Частично уже что то есть. Самое главное - после того, как процессор перестал тактироваться от DRAM он запускается ВСЕГДА ТТТ, по крайне мере пока вылета на ошибку 000000 не было

[Hunta]

Прикольно работает первая версия Читаешь, скажем, ячейку 0, а там... 0 (а не 123456, которые в коде), второй раз читаешь - и вот они - заветные 123456 Чуть чуть не синхронно - и труляля

[Hunta]

Ну понятно, почему автор не хочет дизайн работы с памятью переделывать... Блин..

[Hunta]

Муха-бляха! Кааааааак же не хватает последовательного выполнения операторов!! Единственный способ, который пока знаю - state machine + clock...

[Hunta]

Первый синтез ОЗУ (пока синхронный, но выдаёт сигнал типа ACK, что память выдала данные на шину), который работает...

[AFZ]

Так естественно, если клоки разные, ACK обязателен.

[Advertiser]

[Hunta]

Так естественно, если клоки разные, ACK обязателен

В исходном дизайне проц тактируется от (sdram) памяти, поэтому никаких подтверждений - когда процу надо - память готова. К сожалению, мы живём не в идеальном мире и есть задержки и время смены сигнала - я подозреваю, что поэтому часто получаю нестартующий результат синтеза. Моя первая цель - сделать работающими независимо проц и sdram память - поэтому и нужно подтверждение. Пока у меня дизайн на синтезированной памяти и без задержек - теперь буду пробовать добавить (искусственные) задержки. Отработаю дизайн и синтез - буду подключать реальную память.
Второй результат - в такую синтезированную память можно дизайном загнать любое содержимое - например - тесты или сделать её как ПЗУ. Автор это дело использует для проверок, модуля видеотерминала и сетевухи. Проблема в том, что он расписывает содержимое памяти а) в виде двух блоков - отдельно чётные, отдельно нечётные байты и б) в шестнадцатеричном виде - делая загон содержимого памяти трудным (он листинг специально написанной прогой обрабатывает) и нечитабельным для труПиДиПишника. Я сделал так, что бы это были 16-ти битные слова и в восьмеричной кодировке - правильно сгенерированный листинг MACRO-11 будет достаточно слегка подрихтовать FAR-ом - и он будет читабельным

[Hunta]

Сделал с задержкой. State machine наше всё для последовательного выполнения... Плюс clock, есссвенно
Пока не получается выставлять готовность памяти только по фронту такта, по спаду - Квартус сопротивляиица, а у меня не хватает знаний-идей, как преодолеть...

- - - Добавлено - - -

Поставил 50 МГц процу, 140 МГц памяти (пока синтезированной). Буду посмотреть, что на выходе - минут через 20-30

- - - Добавлено - - -

Глюкает на 140 Попробую 100

- - - Добавлено - - -

На 100 вроде работает Но по хорошему - надо тест загонять

[Hunta]

А ещё надо научиться делать буфер.. Куда сохранять прочитанное (или записываемое) на время действия сигнала - хочу читать - со стороны проца.. ну или там dma

[Hunta]

Попробовал - АфДруГ - подцепить SDRAM В общем - единицы с шины данных я читать умею Не больше и не меньше